论文题目: 存储控制系统性能优化技术研究
论文类型: 博士论文
论文专业: 计算机系统结构
作者: 李文
导师: 唐志敏
关键词: 龙芯号处理器,存储控制系统,管理策略,预取,写缓存,系统总线
文献来源: 中国科学院研究生院（计算技术研究所）
发表年度: 2005
论文摘要: 近年来,处理器内核的工作频率及处理器内部指令执行并行度的不断增加,使单位时间内处理器内核的访存频度不断增加,导致处理器对访存效率的要求也越来越高。然而,与处理器性能提高的速度相比,内存设备工作效率提高的速度相当缓慢。目前,内存访问的较长延时和较低带宽已经成为制约计算机系统性能提高的主要因素,因此,对控制内存设备的存储控制系统进行性能优化方面的研究是非常有意义的。本文从减少系统访存延时和增加系统访存带宽的角度出发,结合龙芯2号处理器运行SPEC CPU2000测试程序时的内存访问行为,系统地研究了存储控制系统的性能优化技术。本文的主要贡献及创新点如下:1.利用现代内存设备所支持的访问模式(Close page模式/Open page模式)以及内存设备中多个存储体(bank)可以并发访问的特性,结合龙芯2号处理器运行SPEC CPU2000测试程序时的内存访问行为特征,提出了一种基于存储体访问历史表的动态内存设备page管理策略以提高内存设备的访问效率。2.提出了一种在存储控制系统中实现的预取结构。该预取电路基于stream buffer预取技术,结合龙芯2号处理器运行SPEC CPU2000测试程序时的内存访问行为特征来对访存stream进行定位。为了减少预取操作对系统有效访存带宽的负面影响,在预取电路中利用动态page管理电路所提供的内存设备page状态信息对预取操作的发起时机进行了管理。3.结合目前龙芯2号处理器系统总线的相关特征,提出了一种在存储控制系统内部实现的写缓存技术以提高系统的有效访存带宽。4.提出了一种基于Split transaction技术并且与目前龙芯2号处理器系统总线协议相结合的系统总线传输协议。在改进的系统总线传输协议中,通过简洁的握手机制保证了系统总线上多个读操作所对应的命令与数据被分离交叠地传输。论文对上述优化策略进行了大量的实验和测试。实验结果表明:动态page管理策略、预取技术以及写缓存技术结合在一起,可使龙芯2号处理器的有效访存带宽提高近一倍,并且使龙芯2号处理器运行SPEC CPU2000测试程序时的平均IPC(Instructions per Cycle)提高10%以上;改进的系统总线传输协议使得系统有效访存带宽得到明显的提高;另外,在改进总线传输协议的基础上,本文所提出的存储控制系统性能优化技术依然能够使得处理器的IPC提高10%左右。上述实验结果说明:本文所提出的存储控制系统性能优化技术对系统访存性能的提高是相当明显的。
论文目录:
摘要
图目录
表目录
第一章 引言
1.1 在计算机系统中进行访存性能优化的必要性
1.2 存储控制系统及其对计算机系统访存性能的影响
1.2.1 存储控制系统简介
1.2.2 存储控制系统对计算机系统访存性能的影响
1.3 存储控制系统的访存性能量化指标
1.3.1 延迟（latency）
1.3.2 带宽（bandwidth）
1.4 本文的贡献
1.5 论文的组织
第二章 存储控制系统性能优化技术研究现状
2.1 DRAM 内存结构简介
2.1.1 DRAM 体系结构
2.1.2 工业界通用的DRAM 种类及其特征
2.2 内存结构优化技术
2.3 内存控制策略分析
2.3.1 Close page 策略
2.3.2 Open page 策略
2.3.3 刷新控制策略
2.3.4 地址映射机制
2.4 访存延时优化技术
2.4.1 访存顺序调度技术
2.4.2 基于内存控制电路的预取技术
2.5 访存带宽优化技术
2.5.1 多体交叉存储组织技术
2.5.2 存储体访问冲突避免技术
2.5.3 双通道及多通道技术
2.5.4 处理器片内集成内存控制电路
2.5.5 与操作系统相结合的访存带宽优化技术
2.6 系统总线性能优化技术
2.6.1 信号高速传输技术
2.6.2 系统总线体系结构优化技术
2.7 小结
第三章 存储控制系统性能评估环境简介
3.1 龙芯2 号存储控制系统结构简介
3.2 龙芯2 号存储控制系统内部互连及仲裁机制
3.2.1 内部互连机制
3.2.2 互连总线协议
3.2.3 仲裁机制的实现
3.2.4 处理器系统接口与内存设备之间的访存通路
3.3 内存控制电路的设计
3.3.1 DDR SDRAM 的特征
3.3.2 DDR SDRAM 控制器设计
3.4 龙芯2 号处理器结构简介
3.5 性能评估程序简介
3.5.1 SPEC CPU2000 简介
3.5.2 STREAM 测试程序简介
3.6 小结
第四章 基于Page 管理策略的内存控制电路性能优化
4.1 page 管理策略对访存延时的影响
4.2 龙芯2 号处理器针对SPEC CPU2000 测试程序Page 命中率分析
4.3 基于存储体访问历史表的page 管理策略
4.3.1 设计思想
4.3.2 算法描述
4.3.3 阈值的选择
4.3.4 电路实现
4.4 性能分析
4.4.1 对处理器平均访存延时的影响
4.4.2 对处理器访存带宽的影响
4.4.3 对处理器IPC 值的影响
4.5 小结
第五章 与内存控制电路相结合的一种预取策略
5.1 硬件预取策略分析
5.2 龙芯2 号处理器的内存访问行为分析
5.2.1 空间局部性分析
5.2.2 时间局部性分析
5.3 一种与内存控制电路相结合的预取策略
5.4 Stream 过滤机制
5.5 STB（stream buffer）管理电路
5.6 性能分析
5.6.1 对处理器平均访存延时的影响
5.6.2 对处理器有效访存带宽的影响
5.6.3 对处理器IPC 值的影响
5.7 小结
第六章 一种写缓存技术的设计与实现
6.1 存储控制系统中实现写缓存的背景介绍
6.2 写缓存电路的设计与实现
6.3 写缓存深度的选择
6.4 性能分析
6.4.1 对处理器访存带宽的影响
6.4.2 对处理器IPC 值的影响
6.5 小结
第七章 一种改进的系统总线及其对系统性能的影响
7.1 龙芯2 号存储控制系统现有系统总线的特征与不足
7.2 一种改进的系统总线协议
7.2.1 系统总线的信号组成
7.2.2 系统总线读/写事务传输协议
7.2.3 数据传输正确性的保证
7.2.4 改进后的系统总线对存储控制系统性能优化技术的影响
7.3 性能分析
7.3.1 改进的系统总线传输协议对系统性能的影响
7.3.2 本文的性能优化技术在改进的系统总线的基础上对系统性能的影响
7.4 小结
第八章 结束语
8.1 本文工作总结
8.2 下一步研究方向
参考文献
致 谢
作者简历
发布时间: 2006-12-27
参考文献
- [1].多媒体应用的高性能数字信号处理器功能部件结构设计研究[D]. 郑伟.浙江大学2003
- [2].嵌入式可重构DSP体系结构研究[D]. 段然.西北工业大学2005
相关论文
- [1].关于存储系统性能的测试、仿真与评价的研究[D]. 刘劲松.华中科技大学2004
- [2].龙芯2号处理器多线程技术研究[D]. 李祖松.中国科学院研究生院（计算技术研究所）2006
- [3].高性能通用处理器核的低功耗技术研究[D]. 张戈.中国科学院研究生院（计算技术研究所）2006
- [4].高性能计算机的存储方法研究[D]. 李恩有.中国科学院研究生院（计算技术研究所）1997
- [5].软件分布式共享存储系统的性能优化[D]. 施巍松.中国科学院研究生院（计算技术研究所）2000
- [6].低功耗嵌入式处理器设计研究[D]. 范东睿.中国科学院研究生院（计算技术研究所）2005
- [7].低功耗浮点乘法部件的研究与设计[D]. 周旭.中国科学院研究生院（计算技术研究所）2005
- [8].多核处理器的访存模拟与优化技术研究[D]. 高翔.中国科学技术大学2007