带通Σ-Δ调制器的研究和设计

论文摘要

微电子领域广泛而深入的研究不断推动射频接收机向单片集成的方向发展。最终的目标是使其成为小尺寸、低成本、低功耗的通信器件,并且具有可测试性和多标准的特点。单片实现的目标导致了零中频结构和其它结构的产生,但是许多问题又限制了它们的应用,从而人们转向了能用较多数字电路实现的数字中频结构。这种结构的关键模块是带通Σ-Δ调制器,本文从Σ-Δ调制器的基本理论出发,系统的研究带通调制器的设计方法（包括结构、谐振器以及电路模块）,并且实际设计出一种低电压低功耗一位四阶带通Σ-Δ调制器。作为带通Σ-Δ调制器的设计基础,详细讨论了Nyquist ADC、过采样ADC和Σ-Δ调制器的量化噪声特性;在讨论低通Σ-Δ调制器的基础上,进一步讨论了带通Σ-Δ调制器;介绍了Σ-Δ调制器评估指标和仿真方法,并给出了宏模型模拟方法。在带通调制器的结构方面:通过深入地分析六类调制器,研究适合带通调制器的结构类型。在此基础上,对离散时间单环一位带通调制器进行了深入的研究并提出两种改进的结构。在谐振器方面:对于谐振器的z域模型,在已有模型的基础上,建立了谐振器增益和Q值之间的关系。通过对三种类型的开关电容谐振器的分析表明:双延时结构的潜在性能最好,其中的双采样Salo型谐振器功耗较小。因此,对双采样Salo型谐振器进行了重点分析。针对双采样谐振器的带内镜像分量问题,提出了一种改进结构。同时,给出了谐振器的模拟方法。接着讨论调制器中主要模块的设计技术,包括开关、运算放大器,比较器和反馈DAC,考虑它们在速度、精度和功耗等方面的折衷。提出了一种自举开关,给出了一种改进的增益提高运放结构,并对比较器进行了详细的分析和优化。在前面研究的基础上,采用0.35μm CMOS工艺设计了一种低电压低功耗带通Σ-Δ调制器。设计过程如下:首先对调制器的功耗进行分析,用以指导系统设计和电路设计;随后通过理论分析和Matlab行为级模型确定调制器中电路模块的指标;接着,进行电路模块的设计和Hspice模拟;最后进行版图设计和整个系统的模拟验证。对GSM系统最大SNDR约为82dB,DR约为85dB,在2V电压下功耗为13.5mW。与参考文献中的调制器进行比较表明:本文设计的电路具有较好的性能。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 研究背景
• 1.1.1 Σ-Δ调制器在无线接收机中的重要地位
• 1.1.2 接收机的结构和发展趋势
• 1.1.3 Σ-Δ调制器的发展概况
• 1.2 研究内容和意义
• 1.3 论文的组织结构
• 第二章 Σ-Δ调制器的设计基础
• 2.1 Nyquist-Rate ADC
• 2.1.1 采样
• 2.1.2 量化
• 2.1.3 Nyquist-Rate ADC 的主要性能指标
• 2.1.4 加性白噪声模型的限制
• 2.1.5 Nyquist-Rate ADC 的限制
• 2.2 过采样 ADC
• 2.3 低通Σ-Δ调制
• 2.3.1 反馈调制器
• 2.3.2 一阶Σ-Δ调制器
• 2.3.3 高阶Σ-Δ调制器
• 2.4 带通Σ-Δ调制
• 2.4.1 通带的选择
• 2.4.2 低通到带通的转换方法
• 2.5 Σ-Δ调制器的性能指标
• 2.6 Σ-Δ调制器的模拟方法
• 2.6.1 本文所采用的模拟方案
• 2.6.2 SC Σ-Δ调制器中主要模块的宏模型
• 2.7 小结
• 第三章 带通Σ-Δ调制器的结构研究
• 3.1 Σ-Δ调制器结构类型的比较
• 3.1.1 连续时间和离散时间
• 3.1.2 级联和单环
• 3.1.3 一位和多位
• 3.2 单环结构的通用线性模型
• 3.3 一位四阶带通调制器
• 3.3.1 基本结构及信号电平的按比例减小方法
• 3.3.2 典型结构
• 3.3.3 本文改进的结构
• 3.4 单环一位高阶带通调制器
• 3.4.1 稳定性
• 3.4.2 转移函数
• 3.4.3 典型结构
• 3.4.4 本文提出的结构
• 3.4.5 系数的确定
• 3.5 小结
• 第四章 谐振器的研究
• 4.1 谐振器的z 域模型
• 4.2 谐振器的主要结构
• 4.3 Salo 型谐振器及其分析
• 4.3.1 电路结构
• 4.3.2 非理想因素分析
• 4.4 本文提出的谐振器
• 4.4.1 电路结构
• 4.4.2 非理想因素分析
• 4.4.3 提出的谐振器和Salo II 型谐振器的比较
• 4.5 谐振器的模拟方法
• 4.6 小结
• 第五章 带通Σ-Δ调制器的电路技术
• 5.1 开关
• 5.1.1 MOS 开关及非理想因素
• 5.1.2 CMOS 开关
• 5.1.3 自举开关
• 5.2 运算放大器
• 5.2.1 带通调制器对运算放大器的要求
• 5.2.2 典型运算放大器
• 5.2.3 本文改进的增益提高运算放大器
• 5.3 比较器
• 5.3.1 典型锁存比较器
• 5.3.2 本文改进的锁存比较器
• 5.4 内部 DAC
• 5.5 小结
• 第六章 低功耗低电压带通Σ-Δ调制器设计
• 6.1 功耗分析
• 6.2 系统设计
• 6.2.1 整体电路
• 6.2.2 非理想因素对调制器SNR 的影响
• 6.2.3 模块指标的确定
• 6.3 模块设计
• 6.3.1 运算放大器
• 6.3.2 比较器
• 6.3.3 时钟电路
• 6.3.4 反馈逻辑和 DAC
• 6.3.5 输出驱动
• 6.3.6 电压基准和电流基准
• 6.4 版图布局
• 6.5 系统模拟
• 6.6 性能比较
• 6.7 小结
• 第七章 结论与展望
• 7.1 结论
• 7.2 未来工作展望
• 参考文献
• 附录 A 时钟抖动对带通调制器的影响
• 附录 B 增益提高运放中偶对的位置及其对建立时间的影响
• 附录 C 电路符号分析工具—SCAM2
• 附录 D 带通 Σ-Δ 调制器的功耗分析
• 附录 E kT/C 噪声对带通调制器的影响
• 附录 F 运放输入参考噪声对带通调制器的影响
• 作者在攻读学位期间发表的论文和参与的科研项目
• 致谢