基于网络处理器实现的ATM交换机多协议标记交换

论文摘要

该文课题来源于作者在重庆金美通信有限责任公司工作期间的ATM交换机研制项目。随着网络带宽需求的飞速增长,以及多媒体通信技术的迅速发展,对位于各网络节点设备的性能提出了更高的要求,在要求更高吞吐量的同时,还要求网络设备能够很好的支持新的协议和应用。而早期基于通用CPU使用软件实现的设备虽然具有很好的灵活性,但其性能却无法得到很好的提高;于是出现了ASIC技术,采用硬件实现二、三层的处理,性能问题得到了很好的解决,然而增加了开发成本,缺乏灵活性,还是没有很好的解决网络飞速发展带来的高性能和高灵活性要求;于是出现了网络处理器技术,综合解决了通用CPU和ASIC所存在的问题。该课题项目就是为了解决上述问题而设计的,主要实现了基于IXP2350网络处理器技术的ATM交换机多协议标记交换(MPLS)。该网络处理器定位于网络接入级,解决2.5Gbps以下的线速数据交换和转发效率问题。该论文在分析MPLS基本原理和IXP2350硬件架构基础上,充分利用了IXP2350提供的多线程机制、分离式总线结构及分布式缓存技术,设计了MPLS网络处理器的硬件架构和软件架构,并通过分析MPLS转发过程,设计了系统中所需的数据结构;在分析设计的基础上,实现了基于IXP2350网络处理器的MPLS转发平面各功能模块。目前该课题已在自研制的ATM交换机上得到成功应用。

论文目录

• 中文摘要
• 英文摘要
• 1 绪论
• 1.1 研究背景
• 1.2 多协议标记交换
• 1.2.1 MPLS的发展
• 1.2.2 MPLS的优点
• 1.2.3 MPLS发展面临的问题
• 1.3 网络处理器
• 1.3.1 网络处理器的产生
• 1.3.2 利用IXP2350实现MPLS的优势
• 1.4 论文的主要工作及意义
• 1.5 论文组织结构
• 2 MPLS协议分析
• 2.1 论文组织结构
• 2.2 MPLS基本概念
• 2.3 MPLS网络体系结构
• 2.4 MPLS技术
• 2.4.1 MPLS的头部格式
• 2.4.2 标记分配
• 2.4.3 标签分配
• 2.4.4 标签交换过程
• 2.5 本章小结
• 3 IXP2350网络处理器
• 3.1 IXP2350硬件结构
• 3.1.1 微引擎
• 3.1.2 IXP2350硬件结构对并行处理的支持
• 3.2 IXP2350编程相关技术
• 3.2.1 IXA可移植性框架
• 3.2.2 微引擎的编程模型
• 3.2.3 串行数据流的处理问题
• 3.2.4 多线程技术
• 3.2.5 分布式缓存机制
• 3.3 本章小结
• 4 基于IXP2350的MPLS转发模块总体设计
• 4.1 系统目标
• 4.2 硬件架构设计
• 4.3 软件架构设计
• 4.4 系统资源分配
• 4.5 MPLS路由器转发过程分析
• 4.6 存储空间计算
• 4.7 调度循环机制
• 5 基于IXP2350的MPLS转发模块的实现
• 5.1 系统数据结构与接口
• 5.1.1 缓冲区句柄和缓冲区描述符
• 5.1.2 数据结构之间的映射关系
• 5.1.3 缓冲区链表结构
• 5.2 MPLS网络处理器各功能模块介绍
• 5.2.1 数据包接收模块
• 5.2.2 转发模块处理
• 5.2.3 包封装模块
• 5.2.4 队列管理模块
• 5.2.5 队列调度模块
• 5.2.6 发送模块
• 5.2.7 系统性能测试
• 6 总结和展望
• 致谢
• 参考文献
• 附录
• A. 多个buffer链的接收流程图
• B. 入口芯片队列管理流程图
• C. 队列调度流程图
• D. QM消息处理模块流程图
• E. 发送模块流程图