论文摘要
随着数字技术的发展,世界视频设备市场已经进入从模拟设备向数字设备的转型期。这个为期十年的历史性转折将引发巨大的市场需求。中国预计于2015年停止模拟电视广播,现有的3.2亿台模拟电视接收机都要完成数字化改造:或加装数字机顶盒、或置换为数字电视接收机。数字视频解码芯片是数字电视等视听设备的核心器件,目前绝大多数仍依赖国外进口。同时AVS和H.264等高级视频编码标准采用了大量最新的视频编码技术,获得了很好的效果,但是其压缩效率的提高也是以压缩算法复杂度的提高为代价的,其解码复杂度大约是MPEG-2的2-3倍,这造成了单纯用软件解码难以达到很高的性能,特别是对于实时应用,对于高清晰度视频不能实现实时解码,这样就需要硬件加速或者设计专门的硬件解码电路。而且专门的硬件解码电路使得视频节目不仅能在计算机上解码,还能在数字电视、DVD机等设备上播放,其应用范围非常广泛。本文在研究了AVS和H.264视频编码标准和数字视频解码芯片系统结构的基础上,设计了同时支持AVS和H.264的高清解码SOC芯片,能够对AVS Level 4.0/6.0和H.264 Main Profile Level 4.0的高清晰度视频码流实时解码。本文针对以下几个问题作了详细研究,并提出了有效的解决方案:视频解码SOC结构设计本文分析了视频解码的计算复杂度,进行了合理可行的软硬件划分,并在比较不同方案的基础上,进行了合理的硬件模块划分。在此基础上,本文进一步提出了一种数据驱动的控制技术,并与传统的流水线控制技术进行了性能比较,证明了数据驱动控制技术比流水线控制技术的性能更优越。对于硬件模块中的缓存容量设计,本文针对数据驱动控制技术,提出了缓存设计的约束条件,给出了三种设计方法并比较了其间的异同。实验结果表明,采用本文提出的数据驱动控制技术,解码性能比传统的流水线技术要提高18.60%,采用优化的缓存设计算法,缓存容量节省了57.50%。高效低成本的存储系统设计本文分析了AVS和H.264解码器对存储系统带宽和响应速度的要求,针对DDR SDRAM延迟长、多Bank的特点,设计了一套高效的多体交错式DDR SDRAM控制方案和相应的地址映射方式。该地址映射方式可减少色度分量对带宽要求的一半,并且将存取请求均匀交错地分布到4个Bank中。通过多体交错式存取,本文设计的DDR SDRAM控制器在存取数据长度为1或2个字时,带宽利用率分别为36.36%和72.73%,存取数据长度为4个字时,带宽利用率可达到100%,满足了高清实时解码的要求。为了减少对存储系统的性能要求,本文分析了片内缓存对存储带宽的影响,通过实验检验了各种参数对片内缓存效果的影响,并给出了有效的片内缓存设计方案,可节省50%以上的参考帧数据读取。