基于Wishbone总线的8位MCU的设计和验证

论文摘要

微控制器(Microcontroller Unit, MCU)是许多数字系统的核心部件,其控制复杂,对鲁棒性、面积、运算速度、功能等方面都有较高的要求。设计拥有自主知识产权的高性能MCU一直是集成电路设计领域一个富有挑战性的课题。本文的研究正是对此作一次有意义的尝试。本文设计的MCU基于Wishbone总线,内核程序总线16位,数据总线8位,指令与Microchip公司的PIC18C系列单片机兼容,共77条指令,绝大多数指令可以在一个机器周期内完成。通过采用哈佛体系结构以及两级流水线结构,提高了指令的执行速度。本文设计的MCU外设包括GPIO, SPI, I2C,由于ARM处理器的广泛使用,还设计了Wishbone–AHB总线桥接器,使得符合Wishbone规范的主设备和符合AHB规范的从设备之间可以相互传送数据。所有外设作为从设备通过“共享总线”的方式与主设备内核进行互连。本文对内核各子模块的设计、外设的设计、逻辑综合、静态时序分析以及验证等内容进行了详细的探讨。系统用Verilog HDL进行RTL设计,在设计的不同阶段采用Synopsys公司不同的EDA工具,综合和静态时序分析采用是台积电(TSMC)0.18μm工艺库。本文使用Microchip公司的MPLAB作为汇编源程序的编译环境。最终验证结果表明,所设计的MCU完全兼容PIC18C指令集,外设功能基本正确,MCU能按照指定指令执行预定动作,时序和流水线都正确,MCU的基本功能得到实现。由于采用了Wishbone总线,MCU还具有灵活、易于扩展等优点。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题目的和意义
• 1.2 国内外发展现状
• 1.2.1 MCU 的发展历程
• 1.2.2 MCU 的发展趋势
• 1.3 本文的研究内容
• 1.4 本文的结构
• 第二章 MCU 架构设计
• 2.1 MCU 硬件结构设计
• 2.1.1 内核选择
• 2.1.2 片上总线选择
• 2.2 MCU 软件结构设计
• 2.3 WISHBONE 总线的部分地址译码
• 第三章 MCU 内核设计
• 3.1 体系结构和指令集选择
• 3.2 指令流程和流水线
• 3.3 核心模块的设计
• 3.3.1 程序WISHBONE 逻辑模块
• 3.3.2 数据WISHBONE 逻辑模块
• 3.3.3 表锁存器模块
• 3.3.4 指令译码和控制模块
• 3.3.5 ALU 模块
• 3.3.6 8×8 硬件乘法器模块
• 3.4 指令格式和指令集
• 3.5 端口信号和顶层模块图
• 第四章 MCU 外设设计
• 4.1 GPIO 核的设计
• 4.1.1 内部寄存器
• 4.1.2 端口信号和顶层模块图
• 4.2 SPI 核的设计
• 4.2.1 SPI 传输过程
• 4.2.2 内部寄存器
• 4.2.3 SPI 核整体结构框图
• 4.2.4 端口信号和顶层模块图
• 2C 核的设计'>4.3 I²C 核的设计
• 2C 传输过程'>4.3.1 I²C 传输过程
• 4.3.2 时钟同步和仲裁
• 4.3.2.1 时钟同步
• 4.3.2.2 仲裁
• 4.3.3 内部寄存器
• 2C 核整体结构框图'>4.3.4 I²C 核整体结构框图
• 4.3.5 端口信号和顶层模块图
• 4.4 WISHBONE–AHB 总线桥接器的设计
• 4.4.1 端口信号和顶层模块图
• 第五章 逻辑综合
• 5.1 逻辑综合流程
• 5.2 设计环境
• 5.3 设计约束
• 5.3.1 设计规则约束
• 5.3.2 设计优化约束
• 5.3.3 特殊路径约束
• 5.4 系统逻辑综合
• 第六章 静态时序分析
• 6.1 静态时序分析与传统动态仿真的比较
• 6.2 静态时序分析的工作原理
• 6.3 静态时序分析的输入数据
• 6.4 常用静态时序分析命令
• 6.5 静态时序分析流程和分析方式
• 6.6 系统静态时序分析
• 第七章 系统验证
• 7.1 验证的定义
• 7.2 主要验证技术
• 7.2.1 功能仿真
• 7.2.2 静态时序分析
• 7.2.3 形式验证
• 7.3 系统仿真策略
• 7.3.1 功能仿真
• 7.3.2 FPGA 原型验证
• 第八章 总结与展望
• 参考文献
• 致谢
• 在学期间的研究成果及发表的学术论文