四级流水线数字信号处理器核的设计

论文摘要

数字信号处理器在众多需要进行高速数据处理的领域都有着广泛的应用。随着对DSP处理速度与精度、存储器容量、编程的灵活性和方便性要求的不断提高,自80年代中后期以来,各DSP生产厂家陆续推出了各自的32位浮点DSP处理器。设计有自主产权的DSP处理器IP核,对于国内自主研制高端SOC产品,具有很高的实用价值。论文结合预研课题,参与完成了一款四级流水线16位定点DSP处理器IP核设计,负责完成了其中的数据通路的设计与验证。本文的主要研究工作包括:1、分析研究了定点加减法、乘法、移位器等算法和处理器流程,确定了运算部件的数据通路结构,将定点处理与定点运算统一成2-补码进行设计;2、采用基4的Booth算法和4-2压缩树,设计了一个Booth硬件乘法器,并实现了与进位选择加法运算数据通路的2个CLA加法器共享,减小了数据通路的面积;3、完成了定点DSP处理器IP核的数据通路设计及Verilog编码,其中包括加法器、乘法器、移位器等运算单元的实现;4、完成了数据通路中各模块和整体数据通路的仿真验证。论文的工作对进一步开展浮点DSP处理器的设计研究工作打下了坚实的基础,对于定点运算部件的设计具有参考价值。

论文目录

• 摘要
• ABSTRACT
• 1 引言
• 1.1 数字信号处理器概述
• 1.2 研究的目的
• 1.3 国内外DSP 发展的动态
• 1.3.1 DSP 芯片的发展历史
• 1.3.2 DSP 的发展现状
• 1.4 本研究的主要内容
• 1.5 论文的研究内容及章节安排
• 2 DSP 处理器的内核结构
• 2.1 数字IC 设计概述
• 2.2 DSP 核设计背景
• 2.3 DSP 核结构分析
• 2.3.1 处理器单元结构
• 2.3.2 流水线结构
• 2.3.3 总线
• 2.3.4 堆栈
• 2.4 指令系统与数据类型
• 2.4.1 指令分析
• 2.4.2 寄存器
• 2.4.3 数据类型
• 2.5 中央处理器
• 2.5.1 流水线控制
• 2.5.2 程序地址产生器
• 2.5.3 定时器
• 2.5.4 中断控制器
• 3 DSP 核的验证与分析
• 3.1 数字IC 验证概述
• 3.1.1 动态验证
• 3.1.2 静态验证
• 3.1.3 形式技术
• 3.2 功能验证
• 3.3 指令仿真验证
• 3.3.1 DSP 实现IIR 数字滤波器仿真
• 3.3.2 DSP 分支跳转指令集的仿真与测试向量
• 3.3.3 分支跳转指令集仿真结果分析
• 3.3.4 问题电路的分析与改进
• 3.4 FPGA 验证
• 3.4.1 FPGA 的基本结构
• 3.4.2 FPGA 验证流程
• 3.4.3 DSP 核FPGA 验证
• 3.5 DSP 性能验证
• 4 结束语
• 参考文献
• 致谢
• 攻读学位期间发表的学术论文