论文题目: 基于USB2.0的高速串行通信接口电路设计技术研究
论文类型: 博士论文
论文专业: 电路与系统
作者: 李浩亮
导师: 严晓浪
关键词: 通用串行总线,高速,串行,基于数字的模拟化设计技术
文献来源: 浙江大学
发表年度: 2005
论文摘要: USB2.0(通用串行总线)已经成为PC外设接口标准。但USB2.0接口芯片技术只被Intel,Philips等少数国外大型半导体厂商占有,在国内还是空白。无论从市场需求,还是从促进我国芯片设计能力来说,开发具有我国完全自主知识产权的USB2.0接口芯片都是非常迫切的一个问题。 接口芯片中高速(480Mbps)及模拟电路部分是设计的难点所在,本论文首次引入基于数字的模拟化设计技术(DBA),并成功应用到发送器电路、数据恢复电路、时钟发生电路(DLL)等关键模块的设计之中。 DBA技术的核心在于:将数字电路设计的思想渗透到模拟、混合信号电路设计中,使用数字算法将尽可能多的电路设计放在数字一边。由于采用了数字技术来实现模拟电路部分的功能,因此这种全新的设计方法可以避免模拟、混合信号电路中参数调整和工艺控制的难点,提高电路设计精度和稳定性,并降低噪音影响,是一个好的解决方案。 在发送器电路的设计中,论文在同一结构电路中兼容高速和全速两种模式,不仅降低了芯片设计复杂度,而且减少了芯片引脚处的额外电容及芯片面积;在接收器电路的设计中,论文采用了经优化的新型拓扑结构,提高了数据采样和接收精度;在数据恢复电路中,论文提出了新颖的基于5-倍DLL-过采样的数字算法和查找表技术,可省去繁杂的时钟恢复过程,同时提高了高速数据信号对相位偏移(skew)和抖动(jitter)的容忍度。 基于TSMC0.25um CMOS混合信号工艺,用于功能外设的USB2.0接口芯片采用自顶向下的设计方法。芯片的核心组成部分,即发送器、接收器电路以及能隙基准电压源已经在上海集成电路产业化基地参加MPW流片,测试结果表明:在正确的基准电压偏置下,芯片发送、接收功能参数指标符合USB2.0协议要求。 另外,Link层中新型数据处理电路、“PLL+DLL”结构的五相高精度等间距时钟产生电路也在相应的后仿真结果中得到成功验证。
论文目录:
摘要
Abstract
目录
图目录 (List of Figures)
表格目录 (List of Tables)
第一章 绪论
1.1 USB技术的出现
1.2 USB技术的应用
1.3 USB2.0面临的竞争
1.4 USB2.0芯片的研究现状及立题意义
1.5 论文组成和安排
1.6 论文创新点
1.6.1 双模发送器
1.6.2 高速高精度接收器
1.6.3 基于数字化的模拟电路设计技术(DBA)
第二章 USB2.0接口芯片结构
2.1 USB的工作原理
2.1.1 USB主机
2.1.2 USB物理设备
2.1.3 USB连接
2.2 USB2.0接口芯片组成
2.3 接口芯片引脚及说明
2.4 接口芯片技术指标
2.5 采用的设计方法
2.6 本章小结
第三章 主要组成模块的设计和实现
3.1 双模发送器的设计和实现
3.1.1 双模发送器设计
3.1.1.1 系统架构和实现原理
3.1.1.2 主驱动单元
3.1.1.3 前置驱动单元
3.1.1.4 双模发送器控制逻辑设计
3.1.2 发送器与传输线的匹配问题
3.1.2.1 USB CABLE的特征阻抗
3.1.2.2 传输线的信号反射问题
3.1.2.3 传输线的信号返回问题
3.1.2.4 参数匹配设置
3.1.3 版图及仿真结果
3.1.3.1 高速模式下的后仿真结果
3.1.3.2 全速模式下的后仿真结果
3.2 双模接收器的设计和实现
3.2.1 全速接收器的设计和实现
3.2.2 高速接收器的设计和实现
3.2.2.1 差分放大器设计
3.2.2.2 数据采样和保持模块
3.2.3 版图和仿真结果
3.2.3.1 全速数据接收
3.2.3.2 高速数据接收
3.3 数据恢复电路架构及实现
3.3.1 串行通信及数据恢复
3.3.2 数据恢复电路的分类
3.3.2.1 基于“时钟提取”的数据恢复方法
3.3.2.2 基于“过采样”的数据恢复方法
3.3.2.3 两种方法的比较
3.3.2.4 一种典型的基于“过采样”的数据恢复方法
3.3.3 本系统中的数据恢复电路实现
3.3.3.1 鉴相编码电路
3.3.3.2 查找表
3.3.3.3 FIFO的工作原理
3.3.4 本系统中数据恢复算法分析
3.4 本章小结
第四章 辅助组成模块的设计及实现
4.1 偏置电路及高精度能隙基准的设计及实现
4.1.1 偏置电路
4.1.1.1 发送器及其偏置
4.1.1.2 接收器及其偏置
4.1.1.3 偏置电路仿真结果
4.1.2 高精度能隙基准电压源
4.1.2.1 多管的偏置电流源
4.1.2.2 通过band-gap产生高精度电流
4.1.2.3 Band-gap电路设计
4.1.2.4 版图及实验结果
4.2 链接层(Link)设计
4.2.1 链接层组成及实现
4.2.1.1 数据处理电路
4.2.1.2 并行处理算法
4.2.1.3 并串转换电路
4.2.2 版图及仿真结果
4.2.2.1 数据处理电路及并串转换电路
4.2.2.2 链接层的FPGA验证结果
4.3 时钟发生器的设计及实现
4.3.1 时钟发生器的组成
4.3.1.1 晶振及发生电路
4.3.1.2 PLL电路
4.3.1.3 DLL电路
4.3.2 版图及仿真结果
4.3.2.1 PLL的仿真结果
4.3.2.2时钟发生器仿真结果
4.4本章小结
第五章结论与展望
5.1结论
5.2展望
参考文献
攻读博士学位期间发表的学术论文
致谢
发布时间: 2005-07-14
相关论文
- [1].高速数据传输系统接口电路的研究[D]. 覃正才.复旦大学2003
- [2].高速低噪声锁相时钟恢复电路研究[D]. 王涛.复旦大学2004
- [3].基于锁相环结构的900MHz CMOS频率综合器设计[D]. 赵晖.复旦大学2003
- [4].超大规模集成电路形式验证的方法研究[D]. 卢永江.浙江大学2005
- [5].高速串行数据发送器的研究[D]. 叶菁华.复旦大学2005
- [6].CMOS高速串行数据接收器的研究和设计[D]. 黄林.复旦大学2005
- [7].基于USB接口的测井电缆数据传输系统研究[D]. 李会银.中国石油大学2007
- [8].高速串行收发器与寄生供电总线的研究[D]. 王峻松.复旦大学2007
标签：通用串行总线论文; 高速论文; 串行论文; 基于数字的模拟化设计技术论文;