导读:本文包含了串行口控制器论文开题报告文献综述及选题提纲参考文献，主要关键词:蓝牙耳机,两线双向,高速,串行总线控制器
串行口控制器论文文献综述
瞿军武,薛骏,施彦[1]（2019）在《一种两线双向高速串行音频数据传输总线控制器的实现方法》一文中研究指出本文提出了一种两线双向高速串行音频数据传输总线控制器在蓝牙耳机硬件系统中的应用,可以实现芯片间高速传输数据,实现同步发送和接收音频数据以及命令字。同时,通过自定义数据格式,优化了数据格式,并降低了数据发送和接收的复杂度。考虑到PAD的承受能力,目前传输速率最大可以达到18Mb/s。仅使用两线完成了数据的传输,从而大大减少了芯片IO的使用。(本文来源于《中国集成电路》期刊2019年07期）
王昭[2]（2019）在《基于FPGA的高可靠串行收发控制器设计》一文中研究指出串行通信是上位机和硬件平台之间一种基本的数据交互方式,当硬件平台采用FPGA架构时,需要设计控制器来满足串口收发协议的需求。为了解决传统软核传送批量数据出现的丢包问题,设计的控制器软核定义了波特率时钟启动信号这一标志位,用以监控数据收发时的初始化使能是否有效。测试结果表明,所优化的IP逻辑软核可以实现批量数据的无误传输,提高了数据传输的高效性和准确性。(本文来源于《航空计算技术》期刊2019年02期）
崔渊,高大庆,周忠祖,吴凤军,黄玉珍[3]（2019）在《基于串行收发器的加速器电源数字控制器研究》一文中研究指出为满足强流重离子加速装置(HIAF)对电源控制器多版本兼容和高精度控制性能的要求,研发了1套基于串行收发器的加速器电源数字控制器(APSDC)。该控制器采用基于总线互联的模块化设计架构,在保证加速器电源数字控制器高精度控制性能的前提下,兼具多版本兼容能力。设计了1套基于串行收发器的高速同步数据总线(HSB)用于数字控制器子板间数据通信,总线带宽达2 Gbps,且板间数据同步误差低于1 ns。电源上线运行实验结果表明,APSDC各项设计指标符合HIAF对电源的高精度控制及其他关键性能的技术要求,并具备较强的系统扩展性。(本文来源于《原子能科学技术》期刊2019年05期）
闵嘉维,王亚刚,焦继业,龚锋[4]（2018）在《高速串行Flash控制器的设计与实现》一文中研究指出传统Flash控制器的验证周期长、读写速度慢,针对此缺点,文中提出四线串行接口Flash控制器对数据进行读写操作。利用在芯片内执行(XIP)的模式进行四线串行接口控制器的间接读写操作,提高数据传输的速率并缩短验证周期。在Xilinx XC7K410T的FPGA开发板上实现高速串行Flash控制器的数据传输。结果表明采用四线串行Flash可以提高数据的传输速率,符合CPU的执行需求。(本文来源于《信息技术》期刊2018年07期）
杨兴辉,吴曙辉[5]（2018）在《多模式同步串行通信控制器设计》一文中研究指出为了验证某设备在同步串行通信过程中的故障诊断功能,设计了一款多模式同步串行通信控制器。该控制器是利用FPGA技术,基于Verilog HDL硬件描述语言开发,实现了收发设备之间数据的同步串行传输。控制器具备多模式工作方式,通过对同步信号的几个关键参数进行配置,控制器可以使数据在正常模式下传输。同时,控制器还可以产生故障信号,使数据通信处于故障模式。介绍了同步串行通信控制器实现多模式功能的设计原理和实现方法,介绍了部分硬件代码,最后对控制器的多模式功能实施了仿真验证。(本文来源于《电子测量技术》期刊2018年13期）
陈卓[6]（2018）在《基于JESD204B协议的高速串行接收机控制器的数字电路设计与实现》一文中研究指出随着现代信息技术设备不断地改进,迫使数据转换器不断提高其分辨率、采样速率和带宽。而这一改变使得传统的接口如CMOS和LVDS由于受限于其传输速率、功耗等因素已无法满足数据转换器与接收机(FPGA、ASIC)传输速率的需求,所以对于满足数据转换器高速传输需求的串行收发器的设计成为高速串行接口领域急需解决的问题。在这种情况下,JEDEC协会提出了一种高速串行接口标准JESD204B,以其更高的通道传输速率、更少的引脚数量、更低的系统成本逐渐被国外接口开发商广泛使用。但是该接口技术在国内还处于起步阶段,还没有成熟的解决方案。本文为了满足市场迫切的需求和寻求国内接口技术的突破,设计了一种基于JESD204B协议的高速串行接收机控制器,其通道传输速率最高达12.5Gbps,支持协议规范中的子类0和子类1模式,支持多通道同步和确定性延迟。本文首先讲述了JESD204系列协议的发展进程,比较了各个协议版本之间的差异和改进之处。然后对JESD204B协议的码组同步、初始化通道对齐、对齐码插入与替换及确定性延迟进行了详尽的分析。之后在对JESD204B接收机协议理论研究的基础上,提出了JESD204B接收机控制器的架构设计方案并采用自上而下的设计方法,完成了接收机控制器数据链路层和传输层各个模块的设计及仿真。此外,本设计提出了片内测试的解决方案,能够方便地对流片后的样片进行功能测试。本文所设计的JESD204B接收机控制器采用了TSMC 55nm的工艺进行了流片,并在片内测试方案的基础上使用Xilinx KC705开发板搭建了测试平台。最后,根据接收机控制器相关设计指标,完成了样片各个功能的测试。通过对测试结果的分析,本文设计的基于JESD204B协议的高速串行接收机控制器能够与样片内的发射机及Xilinx集成的JESD204B接口IP正确传输数据,实现了单通道10Gbps的串行传输速率、JESD204B规范中的子类0和子类1模式、多通道同步以及子类1模式下的可配置确定性延迟。(本文来源于《重庆大学》期刊2018-04-01）
段小虎,韩强,吴琳[7]（2017）在《多通道高速串行接口控制器设计》一文中研究指出复杂嵌入式计算领域对模块间多通道数据传输的速率和规模需求越来越高,但是传统并行总线和通用高速串行总线存在带宽损耗大、硬件设计复杂等缺陷。针对这样的问题,设计了一种多通道高速串行接口控制器,该控制器使用前端总线来控制后端多路高速串行接口的数据收发,其中集成了软件环形缓冲队列、硬件乒乓式缓冲RAM、多通道加权优先调度管理等机制。实际应用表明,该控制器传输速率高、稳定性好,并且各通道间具有较好的均衡性,可以在各领域需要进行多通道数据传输的嵌入式系统中进行推广。(本文来源于《信息通信》期刊2017年11期）
韩铮,纪宇[8]（2016）在《基于串行通信的光立方控制器的设计》一文中研究指出针对光立方显示效果开发的问题,设计了光立方的控制器,通过使用上位机的串行接口与单片机相连接,利用上位机软件生成不同的显示数据,通过串行通信方式发送给下位机控制执行,解决了光立方显示效果开发过程中程序频繁下载的问题,下位机通过控制通用口和移位寄存器实现了光立方的灯光效果控制.(本文来源于《赤峰学院学报(自然科学版)》期刊2016年15期）
顾秋萍[9]（2016）在《基于PCI总线的串行通讯控制器的设计》一文中研究指出随着互联网逐渐进入大数据时代,研究高效高速的串行通讯成为一种必然趋势。路由器的广域网接口卡一般都采用基于外围部件互联(Peripheral Component Interconnect, PCI)总线的高速串行通讯控制器进行控制。高级数据链路控制协议(High Level Data Link Control, HDLC)是数据链路层中最常用的协议,它具有强大的差错检测功能和高可靠、高效率、透明传输的特点,能应用于任何面向比特的高速数据传输系统中。因此,本文采用HDLC协议控制器处理串行通讯中的数据,保证了数据的正确传输。本文在分析PCI总线与]HDLC协议的基础上,设计了一种基于PCI总线的串行通讯控制器,描述了HDLC控制器与PCI总线进行通信的接口信号。设计分为发送和接收两个模块,两大模块的工作互不干扰,分别由各自的控制器加以控制。HDLC发送器包括并串移位寄存器、帧校验序列(Frame Check Sequence, FCS)发生器、零插入、标志停止字的产生以及发送控制等模块,HDLC接收器包括标志停止字检测、零检测、FCS校验器、串并转换、接收控制等模块。其中,FCS校验部分采用循环冗余校验(Cyclic Redundancy Check, CRC),以保证数据传输的正确性和完整性。通过对发送和接收控制模块的重点描述,说明了系统中数据发送和接收处理的详细过程。本文采用Verilog HDL语言进行电路设计,并且使用Modelsim软件进行功能仿真。在TSMC90nm工艺下,电路的工作频率可达到400MHz。最后,通过FPGA验证证明了设计能够正确完成数据的发送和接收功能。此外,若传输一字节数据,在使用16位CRC时发送模块的吞吐率最高可达80Mb/s,接收模块的吞吐率最高可达94Mb/s,能满足高速串行通讯的需求。(本文来源于《东南大学》期刊2016-06-21）
韩圣东[10]（2016）在《基于串行总线的多点通讯协议控制器IP核设计及系统验证》一文中研究指出随着空间通讯技术的不断发展,FPGA技术在其中扮演着越来越重要的角色,而FPGA之中的IP核更是具有使用灵活、可配置性强、功能稳定、保密性好、成本低的特点,被广泛应用于通讯等多个领域。可见IP核的设计对于整个系统的功能构建十分重要。本文主要针对串行总线的多点通讯协议设计了IP核并进行了系统验证,保证该IP核具备主从机多点通讯控制的功能。本文介绍的多点通讯协议控制器IP核设计及系统验证工作主要分为FPGA逻辑功能设计(主机、从机)、封装接口设计、验证平台的硬件及电缆设计、接口驱动程序设计、验证平台软件设计以及整体联调。其中验证平台的硬件设计了“一主五从”模式来验证IP核的功能正确性,即设计了一个主机(FPGA板卡加PC机)五个从机(FPGA板)的硬件平台。主机内部,FPGA板卡与PC机主板之间通过PXI接口连接,而主机与从机之间则通过RS485串行总线进行连接,满足了多点通讯的物理层架构。接口驱动程序的设计主要解决了主机内部FPGA板卡与PC机主板之间的接口通讯问题,为PXI接口对应的PCI9054驱动程序。IP核的FPGA设计分为封装接口设计和内部逻辑功能设计,其中主机端IP核接口设计提供了主机内部FPGA分别与PC机主板和5个从机通讯的桥梁;从机端则提供了从机与主机间通讯的桥梁。IP核的内部逻辑功能包括多点通讯协议的地址标签位识别、CRC校验、发送指令以及接收应答、功能码演示等。验证平台的软件设计采用了MFC来制作上位机软件进行IP核功能测试,该软件包括发送指令、接收显示等功能。经验证平台各个环节的设计验证以及整体联调测试,该多点通讯协议控制器IP核设计功能完整正确、配置灵活、保密性好、良好的实现了设备间多点通讯的功能,为今后FPGA的相关设计提供了便利条件,同时为星载数据通讯网络的多点通讯功能提供了良好的保障,为空间通讯技术做出了贡献,对于一对多的通讯技术实现有着重要意义。(本文来源于《中国科学院国家空间科学中心》期刊2016-05-01）
串行口控制器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
串行通信是上位机和硬件平台之间一种基本的数据交互方式,当硬件平台采用FPGA架构时,需要设计控制器来满足串口收发协议的需求。为了解决传统软核传送批量数据出现的丢包问题,设计的控制器软核定义了波特率时钟启动信号这一标志位,用以监控数据收发时的初始化使能是否有效。测试结果表明,所优化的IP逻辑软核可以实现批量数据的无误传输,提高了数据传输的高效性和准确性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
串行口控制器论文参考文献
[1].瞿军武,薛骏,施彦.一种两线双向高速串行音频数据传输总线控制器的实现方法[J].中国集成电路.2019
[2].王昭.基于FPGA的高可靠串行收发控制器设计[J].航空计算技术.2019
[3].崔渊,高大庆,周忠祖,吴凤军,黄玉珍.基于串行收发器的加速器电源数字控制器研究[J].原子能科学技术.2019
[4].闵嘉维,王亚刚,焦继业,龚锋.高速串行Flash控制器的设计与实现[J].信息技术.2018
[5].杨兴辉,吴曙辉.多模式同步串行通信控制器设计[J].电子测量技术.2018
[6].陈卓.基于JESD204B协议的高速串行接收机控制器的数字电路设计与实现[D].重庆大学.2018
[7].段小虎,韩强,吴琳.多通道高速串行接口控制器设计[J].信息通信.2017
[8].韩铮,纪宇.基于串行通信的光立方控制器的设计[J].赤峰学院学报(自然科学版).2016
[9].顾秋萍.基于PCI总线的串行通讯控制器的设计[D].东南大学.2016
[10].韩圣东.基于串行总线的多点通讯协议控制器IP核设计及系统验证[D].中国科学院国家空间科学中心.2016