论文摘要
随着纳米加工技术的迅速发展,晶体管的特征尺寸已进入纳米级。通过等比例缩小的方法提高当前主流硅CMOS器件的性能受到越来越多物理、工艺的限制。为了使集成电路技术能延续摩尔定律所揭示的发展速度,必须开发与硅工艺兼容的新材料、新结构和新性质。近年来,应变硅(Strained Si)技术由于在提高CMOS器件性能方面的卓越表现而备受关注。例如,通过在沟道中引入适当的压应力和张应力能分别提高PMOS的空穴迁移率和NMOS的电子迁移率。典型的PMOS应变硅器件可通过外延SiGe源漏引入沟道压应力,利用源漏和沟道的晶格常数失配控制应变大小,进而改善空穴迁移率;而对于NMOS应变硅器件则可通过淀积SiN薄膜引入沟道张应力,利用SiN薄膜的高本征应力控制应变大小,进而改善电子迁移率。因此,通过工艺、材料、结构参数的优化设计,研究半导体纳米器件中应力、应变的控制有重要的科学意义和实用价值。然而,(超)深亚微米半导体结构中的局域微应力、应变的精确测量通常必须借助复杂的微结构分析、测量手段。鉴于对纳米应变硅器件的应变场及其分布的模拟研究在国内尚无开展,本工作首次探索了运用有限元分析和Sentaurus TCAD工具研究具有典型SiGe源漏结构的PMOS和覆盖SiN应力层的NMOS中的应力、应变的可行性。使用有限元分析软件ANSYS对PMOS沟道应变的计算结果与利用会聚束电子衍射(CBED)测量获得的应变值能很好吻合,证明了有限元方法的正确性。进一步的模拟结果表明,PMOS的结构参数(如栅极长度、源漏刻蚀深度等)能在一定范围内控制硅沟道应变的分布。对覆盖SiN应力层的NMOS的有限元模拟研究表明,热应力对沟道应变的影响很小,沟道应变主要由SiN薄膜的本征应力诱生。另外,还采用Sentaurus TCAD工具研究了Intel公司90 nm工艺下50 nm栅长的PMOS和NMOS单轴应变硅器件,并根据Ghani等人报道的实验数据对模拟结果进行了校正。TCAD模拟结果表明:PMOS沟道应力大小和器件性能受到SiGe源漏尺寸、Ge摩尔组分等参数的调制;NMOS沟道应力大小和器件性能则受到SiN覆盖层的本征应力、薄膜厚度、栅极高度等参数的调制。这与有限元模拟研究的结论是一致的。