FT-C55LP地址数据流单元的设计与实现

论文摘要

FT-C55LP是一款高性能低功耗的16位定点可编程数字信号处理器芯片,采用了超哈佛存储结构,具有1条程序总线和5条数据总线,内部采用了12栈的超深度流水线,具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能,FT-C55LP专门设计了包括数据地址产生部件和辅助ALU在内的地址数据流单元,大大加强了芯片的数字信号处理能力。本文在深入研究FT-C55LP指令集和体系结构的基础上,按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。数据地址产生部件产生FT-C55LP所有指令的访存地址,是流水线能够正确运行的基础,它的实现取决于FT-C55LP所设计支持的寻址模式。本文对DSP的典型核心算法进行了分析,由此得出DSP专用寻址模式设立的意义和可得到的好处,并在此基础上设计了FT-C55LP的寻址模式,然后对数据地址产生部件进行了相应的硬件设计与实现,它包含三个数据地址产生器,每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中,本文仔细考察了指令的并行性,并以此为根据设计了相应的硬件并行使用规则和硬件复用方案,可以有效降低系统的静态功耗。本文增加辅助ALU的原因基于以下两个事实:首先,根据对一款没有辅助ALU的芯片TI C5410 DSP指令行为进行的分析,发现其中存在大量从40位向16位的转换写入操作;其次,数据地址产生部件可以支持单周期内的指令双发射。辅助ALU主要是对一些大部分在地址数据流单元内的16位寄存器进行操作,故该ALU也在地址数据流单元内部实现。本文根据辅助ALU所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主ALU执行指令的时候并行执行,或者被调度给功耗较低的ALU执行,所以该ALU的存在可以使指令集的并行性大为增加,并有效的降低系统功耗。最后本文对地址数据流单元进行了模块级和部件级的功能验证,并在验证过程中进行了代码覆盖率和功能覆盖率统计,验证结果表明地址数据流单元的设计符合FT-C55LP的设计要求,功能完全正确。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题背景
• 1.2 相关研究
• 1.2.1 DSP 的发展历程
• 1.2.2 DSP 芯片的主要特点
• 1.2.3 DSP 的技术展望
• 1.2.4 地址数据流单元设计中的关键技术
• 1.2.5 RTL 级设计方法
• 1.3 本文的主要工作
• 1.4 本文的结构
• 第二章 FT-C55LP 体系结构概述
• 2.1 FT-C55LP 的指令集
• 2.2 FT-C55LP 的CPU 结构
• 2.2.1 内部总线
• 2.2.2 指令缓冲单元（I 单元）
• 2.2.3 程序流单元（P 单元）
• 2.2.4 地址数据流单元（A 单元）
• 2.2.5 数据计算单元（D 单元）
• 2.3 FT-C55LP 的指令流水线
• 2.3.1 流水线技术
• 2.3.2 流水线保护
• 2.4 地址数据流单元总体结构
• 2.5 本章小结
• 第三章 FT-C55LP 寻址模式分析
• 3.1 微处理器指令集系统结构概述
• 3.2 通用寻址模式分析
• 3.3 DSP 专用寻址模式分析
• 3.3.1 DSP 指令集系统结构的设计
• 3.3.2 自增自减寻址模式分析
• 3.3.3 系数寻址模式分析
• 3.3.4 循环缓冲寻址模式分析
• 3.3.5 位反向寻址模式分析
• 3.4 FT-C55LP 的寻址模式
• 3.4.1 绝对寻址
• 3.4.2 直接寻址
• 3.4.3 间接寻址
• 3.4.3.1 AR 间接寻址
• 3.4.3.2 双AR 间接寻址
• 3.4.3.3 CDP 间接寻址
• 3.4.3.4 系数间接寻址
• 3.4.3.5 循环寻址
• 3.5 本章小结
• 第四章 FT-C55LP 数据地址产生部件的设计与实现
• 4.1 DAGEN 的基本原理与总体设计
• 4.1.1 DAGEN 需要处理的指令
• 4.1.2 DAGEN 总体结构设计
• 4.2 通用数据地址产生模块的设计与实现
• 4.2.1 地址寄存器计算子模块的设计
• 4.2.1.1 ARAU 的设计
• 4.2.1.2 双向进位加法器的设计
• 4.2.1.3 Update 的设计
• 4.2.2 地址生成子模块的设计
• 4.3 系统堆栈地址产生模块的设计与实现
• 4.4 寻址方式译码模块的设计与实现
• 4.5 改进措施
• 4.6 本章小结
• 第五章 FT-C55LP 辅助ALU 的设计与实现
• 5.1 FT-C55LP 辅助ALU 的分析
• 5.1.1 指令行为分析
• 5.1.2 指令并行性分析
• 5.1.3 系统功耗分析
• 5.2 辅助ALU 的总体结构设计
• 5.2.1 数据通路分析
• 5.2.2 控制通路分析
• 5.3 核心加法器子模块的设计与实现
• 5.3.1 加法器的研究
• 5.3.2 加法器的设计
• 5.4 移位器子模块的设计与实现
• 5.5 条件处理子模块的设计与实现
• 5.6 高位处理子模块的设计与实现
• 5.7 本章小结
• 第六章 FT-C55LP 地址数据流单元的设计验证
• 6.1 功能验证的一般方法
• 6.2 验证策略与功能验证码的开发
• 6.2.1 验证策略
• 6.2.2 验证码开发原则
• 6.2.3 验证码开发方法
• 6.3 模拟验证
• 6.3.1 模块级验证
• 6.3.2 部件级验证
• 6.3.2.1 地址生成验证
• 6.3.2.2 A 单元指令验证
• 6.3.2.3 ALU 运算功能验证
• 6.3.2.4 流水线时序验证
• 6.3.3 验证结果分析
• 6.4 综合结果
• 6.5 本章小结
• 第七章 结束语
• 1、工作总结
• 2、未来工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果