高性能通用处理器核的低功耗技术研究

论文摘要

处理器是现代各种计算机设备的核心,一直以来高性能通用处理器的发展代表和反映了集成电路业芯片设计的最高水平。随着集成电路进入深亚微米及纳米级工艺后,高性能通用处理器的设计面临着一系列新的难题,而功耗就是其中至关重要的一方面。处理器芯片的功耗不但在很大程度上影响着处理器的性能、封装、测试以及系统可靠性等,还在很大程度上决定着片上系统以及未来多核处理器设计的发展方向,功耗问题开始成为阻碍目前高性能通用处理器深入发展的最主要因素之一,甚至被业界人士认为是对摩尔定律的一大挑战。本文针对当前高性能通用处理器设计,结合龙芯2号高性能通用CPU的研制,对高性能通用处理器核的低功耗技术进行研究,提出了一系列实用有效的低功耗技术和方法。本文的主要贡献如下:1.提出了加速门级功耗仿真与分析的方法。一方面针对电路工作状态下的动态功耗,提出了信号仿真统计与概率传递相结合的功耗计算思想,使得门级功耗仿真速度与传统的功耗仿真方式相比能够提高一个数量级以上;另一方面针对电路不工作状态下的静态功耗,提出了基于改进的模拟退火算法的峰值功耗评估方法,利用此方法能够快速地得到电路的峰值静态功耗并为低功耗设计提供最小漏电状态的输入向量;2.提出了低功耗的时钟网络设计方法。通过对高性能通用处理器中时序逻辑特点的详细分析,提出采用带门控使能的多比特触发器设计方法来降低时钟功耗。一方面利用带门控使能的触发器电路降低时钟节点的平均翻转,另一方面通过多比特触发器的采用进一步降低了时钟树规模,从而在不增加ASIC物理设计复杂度的情况下大大降低了龙芯处理器的时钟网络功耗;3.提出了乱序多发射队列的低功耗结构。针对龙芯2号发射队列的设计特点,提出了一种变全相联比较为部分相联比较的低功耗结构,在有效保证处理器性能的基础上实现了发射队列的低功耗设计。并进一步提出通过减少侦听浮点总线的项数以及减少指令立即数域的保存等方法减少发射队列中相应部分的开销,有效降低了面积和功耗;4.提出了物理寄存器堆的低功耗访问方法。首先结合龙芯2号物理寄存器堆的电路设计,提出了多读写端口物理寄存器堆的结构级功耗模型。基于该模型,本文对物理寄存器堆的读写功耗进行了优化,提出了降低物理寄存器堆读写功耗的一系列实用性方法,使得龙芯2号物理寄存器堆的功耗降低约一半左右;

论文目录

• 摘要
• 第一章 绪论
• 1.1 低功耗研究的意义
• 1.2 功耗发展趋势
• 1.3 低功耗设计方法
• 1.3.1 动态功耗优化方法
• 1.3.2 静态功耗优化方法
• 1.3.3 工业界应用现状与趋势
• 1.4 本文研究内容及意义
• 1.5 本文的主要贡献
• 1.6 论文的组织
• 第二章 门级功耗分析及其仿真加速方法
• 2.1 功耗的基本分析方式
• 2.1.1 功耗的来源与计算
• 2.1.2 不同层次的功耗分析方法
• 2.2 门级功耗仿真与分析
• 2.2.1 基于门级网表的功耗分析
• 2.2.2 本文采用的功耗分析方法与流程
• 2.3 加速门级功耗仿真与分析研究
• 2.3.1 信号仿真统计与概率传递相结合的功耗计算方法
• 2.3.2 实验方法与结果
• 2.4 加速静态功耗的峰值评估
• 2.4.1 相关研究介绍
• 2.4.2 基于改进的模拟退火算法设计
• 2.4.3 实验结果与分析
• 2.5 小结
• 第三章 时钟网络的低功耗设计
• 3.1 时钟的低功耗技术分析
• 3.2 基于门控使能的触发器应用
• 3.2.1 门控触发器设计
• 3.2.2 门控触发器的时钟功耗刻画
• 3.2.3 带来的好处
• 3.3 多位触发器应用
• 3.3.1 多位触发器设计
• 3.3.2 多位触发器功耗的刻画
• 3.3.3 位数的选择
• 3.3.4 实验结果
• 3.4 小结
• 第四章 发射队列的低功耗结构研究
• 4.1 引言
• 4.2 一种低功耗的发射队列CAM 结构
• 4.2.1 研究介绍
• 4.2.2 实验方案与结果
• 4.2.3 进一步地讨论
• 4.3 进一步降低比较器数目
• 4.4 降低定点发射队列RAM 的功耗
• 4.5 小结
• 第五章 物理寄存器堆的低功耗访问方法研究
• 5.1 前言
• 5.2 物理寄存器堆的结构级功耗模型
• 5.2.1 功耗刻画
• 5.2.2 仿真结果分析
• 5.3 物理寄存器堆的读使能端口优化
• 5.4 进一步的优化
• 5.5 物理寄存器堆的读写数据端口优化
• 5.5.1 优化方法
• 5.5.2 进一步改进
• 5.6 小结
• 第六章 低功耗功能部件设计方法
• 6.1 前言
• 6.2 龙芯2 号功能部件设计
• 6.3 隔离控制技术
• 6.4 龙芯2 号功能部件低功耗应用
• 6.5 小结
• 第七章 高性能浮点加减算法的低功耗设计
• 7.1 前言
• 7.2 总体算法设计
• 7.3 前导0 预测算法设计
• 7.3.1 相关工作介绍
• 7.3.2 具体算法设计
• 7.3.3 实验结果与比较
• 7.4 隔离控制技术的应用
• 7.4.1 降低双通路算法的CLOSE 通路功耗
• 7.4.2 降低FAR 通路对阶移位逻辑功耗
• 7.4.3 降低FAR 通路加法逻辑功耗
• 7.5 小结
• 第八章 高性能定、浮点乘法运算的低功耗设计
• 8.1 前言
• 8.2 背景知识
• 8.2.1 Booth 编码
• 8.2.2 乘法压缩树
• 8.2.3 浮点的特殊处理
• 8.3 高能效乘法运算结构设计
• 8.3.1 双字与并行单字运算兼容的定点乘法结构
• 8.3.2 双精度与并行单精度运算兼容的浮点乘法结构
• 8.4 降低单精度运算功耗
• 8.5 小结
• 第九章 结束语
• 9.1 引言
• 9.2 本文工作总结
• 9.3 未来的研究方向
• 参考文献
• 致谢
• 作者简历