论文摘要
在当代计算机系统中，处理器速度远远高于存储器的速度。Cache技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是Cache同时也占据了处理器的大部分功耗。而研究Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。Simplescalar模拟器和Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而Wattch模拟器在Simplescalar的基础上实现了功耗计算和Cache的延迟计算。本文从高性能低功耗Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。传统的组相联Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个n路组相联的Cache，就有n—1路的访问是无谓的。本文基于已有的数据放大单元延迟Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟Cache（PTC-V Cache）。它能够有效地减少无效位数据块读取的功耗。从而减少Cache的功耗，继而降低整个计算机系统的功耗。在Wattch模拟器上运行了SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为0.13μm时，PTC-V Cache相比与部分位比较Cache能够平均减少12％的功耗，最多时能够减少40％。对于传统的组相联Cache，PTC-V Cache能够平均降低55％的功耗。而当制造工艺为0.35μm时，PTC-V Cache相比与部分位比较Cache能够平均减少10％的功耗，最多时能够减少32％。对于传统的组相联Cache，PTC-V Cache能够平均降低28％的功耗。
论文目录
摘要Abstract插图索引附表索引第1章 绪论1.1 研究目的和意义1.2 论文工作1.3 论文结构第2章 背景知识及相关研究2.1 Cache的基本概述2.1.1 映象规则2.1.2 查找方法2.1.3 替换算法2.1.4 写策略2.2 Cache的功耗和性能2.3 高性能低功耗Cache的相关研究2.3.1 基于路预测的方法2.3.2 基于Filter Cache的方法2.3.3 基于标志符（tag）比较进行改进的方法2.3.4 基于可重构的Cache2.3.5 其他改进的方法2.4 小结第3章 Simplescalar和Wattch模拟器内核分析3.1 模拟器概述3.2 Simplesclar模拟器内核分析3.2.1 Simplesclar模拟器概述3.2.2 Simplesclar模拟器层次结构3.2.3 Sim-outorder模拟器3.2.4 Cache模块的代码分析3.3 Wattch模拟器内核分析3.3.1 Wattch模拟器的架构3.3.2 Power模块内核分析3.3.3 Time模块内核分析3.4 SPEC95基准测试程序3.5 举例—路预测Cache性能与功耗分析3.6 小结第4章 带有效位预判的部分位比较数据放大单元延迟低功耗Cache4.1 传统组相联Cache4.2 放大单元延迟Cache和带有效位预判的路预测Cache4.3 带有效位预判的部分位比较数据放大单元延迟Cache4.3.1 PTC—V Cache的结构4.3.2 访问时间和能量分析4.4 小结第5章 仿真实验与结果5.1 模拟器核心代码的修改5.1.1 Cache部分5.1.2 Power部分5.2 实验结果及分析5.3 小结结束语1.本文工作总结2.下一步工作展望参考文献致谢附录A（攻读硕士期间发表论文目录和参与项目）
相关论文文献
标签：低功耗论文; 敏感放大器论文; 有效位论文;
