Sigma-Delta模数转换器中数字抽取滤波器的设计与ASIC实现

论文摘要

本论文的内容是适用于Sigma-Delta模数转换器的数字抽取滤波器的研究、设计与ASIC实现。Sigma-Delta模数转换器凭借着其高分辨率,高性价比的特点,在现代数字通信系统和数字信号处理系统中作为模拟接口部件,得到了越来越广泛的应用。数字抽取滤波器是Sigma-Delta模数转换器中重要的组成部分。数字抽取滤波器将Sigma-Delta模数转换器中调制器电路输出的低分辨精度,高采样频率的数字调制信号转换成高分辨精度,奈奎斯特率采样的信号。Sigma-Delta模数转换器中,虽然调制器电路决定了模数转换器的设计精度和转换速率,但是,数字抽取滤波器在很大程度上决定了模数转换器的速率、面积和功耗。本论文设计和实现了256倍抽取的数字抽取滤波器,应用于2-1-1MASHΣΔ调制器电路。该数字抽取滤波器包括级联积分梳状滤波器和三级级联的半带滤波器。级联积分梳状滤波器采用五级级联的方式,实现32倍抽取滤波,并采用一种新的结构,能够减少级联积分梳状滤波器中需要抽取时钟信号的电路模块数量,使级联积分梳状滤波器的抽取操作可以在滤波后完成,以达到减少硬件开销的目的。每级半带滤波器实现2倍抽取滤波,在设计时采用等纹波逼近方式,在实现时采用了CSD编码作为滤波器的系数,可以大大减少半带滤波器在实现过程中的运算量和运算复杂度,并且可将半带滤波器实现过程中的乘法运算转换成移位加、减运算,从而达到减少硬件开销的目的。整个数字抽取滤波器采用了多级结构级联多采样频率的方式进行设计与实现。本论文中的数字抽取滤波器的设计与ASIC实现经过了MATLAB系统仿真,VHDL RTL代码编写,Synopsys VCS RTL代码仿真,Synopsys Design Compiler综合,Synopsys PrimeTime静态时序分析,以及Synopsys Astro自动布局布线。本论文的设计采用JAZZ 0.35μm CMOS工艺进行流片。自动布局布线后芯片版图的面积为2.1×2.1 mm 2,后仿真量化信噪比SNR为110.41（dB） ,有效转换位数ENOB为18.046位。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 背景与意义
• 1.2 国内、外发展现状
• 1.3 论文结构与内容安排
• 第二章 模拟/数字转换器概述
• 2.1 模拟/数字转换器的基本原理
• 2.2 模拟/数字转换器的常用结构
• 2.2.1 积分型模数转换器
• 2.2.2 逐次逼近型模数转换器
• 2.2.3 全并行（闪烁）型模数转换器
• 2.2.4 流水线型模数转换器
• 2.2.5 过采样型模数转换器
• 2.3 本章小结
• 第三章 ΣΔ调制器的设计与仿真
• 3.1 ΣΔ调制器的性能指标
• 3.2 ΣΔ调制器的工作原理
• 3.2.1 一阶ΣΔ调制器的结构
• 3.2.2 高阶ΣΔ调制器的结构与仿真
• 3.3 2-1-1 多级噪声整形结构ΣΔ调制器的设计与仿真
• 3.3.1 2-1-1 多级噪声整形结构ΣΔ调制器的结构设计
• 3.3.2 2-1-1 多级噪声整形结构ΣΔ调制器的仿真
• 3.4 数字抽取滤波器在ΣΔ模数转换器中的作用
• 3.5 本章小结
• 第四章 数字抽取滤波器的结构选择
• 4.1 数字抽取滤波器的原理
• 4.1.1 抽取的原理
• 4.1.2 数字滤波器的原理
• 4.1.3 数字抽取滤波器的多级结构
• 4.2 级联积分梳状滤波器的原理与结构
• 4.2.1 级联积分梳状滤波器的原理
• 4.2.2 级联积分梳状滤波器的结构
• 4.3 半带滤波器的原理
• 4.4 本章小结
• 第五章 数字抽取滤波器的设计与实现
• 5.1 数字抽取滤波器的整体设计
• 5.2 级联积分梳状滤波器的设计
• 5.2.1 积分器的设计
• 5.2.2 差分器的设计
• 5.2.3 CIC 滤波器的设计
• 5.2.4 CIC 滤波器设计的改进
• 5.2.5 CIC 滤波器的程序设计
• 5.2.5.1 时钟发生器的程序设计
• 5.2.5.2 CIC 滤波器的程序设计
• 5.3 半带滤波器的设计
• 5.3.1 半带滤波器的MATLAB 设计
• 5.3.2 半带滤波器的结构设计
• 5.3.3 半带滤波器的系数编码
• 5.3.4 半带滤波器的时钟设计
• 5.3.5 半带滤波器的仿真
• 5.4 数字抽取滤波器的仿真
• 5.5 本章小结
• 第六章 数字抽取滤波器的ASIC 设计
• 6.1 ASIC 设计流程
• 6.2 DC 综合
• 6.3 ASTRO 布局布线
• 6.4 后仿真结果
• 6.5 本章小结
• 第七章 总结
• 致谢
• 参考文献
• 攻硕期间取得的研究成果
• 附录
• 附录一：对ΣΔ调制器的各级输出信号进行FFT 处理的程序
• 附录二：DC 的设置文件、约束脚本以及时序报告