基于忆阻器的加法器和乘法器高效设计与模拟

论文摘要

传统计算机的冯·诺依曼体系结构将存储器和处理器分开,产生“冯?诺依曼瓶颈”,且随着处理器速度和存储容量的增长,“冯?诺依曼瓶颈”越发严重地制约了计算机性能,导致了“存储墙”问题的出现。不仅如此,随着CMOS特征尺寸的不断缩小,微电子技术的发展也将面临无法克服的瓶颈。忆阻器作为纳米电子领域的最新研究成果,其优异的电路特性能够很好的解决这些问题。忆阻器构成的存储器不仅具有优异的存储能力,还可以进行计算,可以实现计算和存储更好的融合,有可能突破计算与存储分离的冯·诺依曼体系结构。基于忆阻器的逻辑计算方式完全不同于传统CMOS电路,忆阻器进行逻辑计算的基础是状态逻辑。为此,本文在状态逻辑的基础上,主要从以下三个方面开展了对忆阻器计算功能的研究工作:首先,本文研究了基于忆阻器的状态逻辑中的基本操作——与操作和或操作。设计了基于蕴含的与操作和或操作,并提出了一种新的全定制的与操作和或操作高效设计方法,该方法增加额外的忆阻器最少,降低了激励电压的复杂性,减小了误差,使运算更加简便高效。SPICE模拟实验结果表明,本文提出的与操作和或操作高效设计方法能够正确的完成与运算和或运算。其次,本文提出基于忆阻器的加法器高效设计方法。在加法器的设计中引入与、或操作,同时,对加法器中忆阻器进行了区域划分,设计了加法器的计算序列和激励电压,并对加法器进行了并行扩展,该设计方法明显降低了计算序列长度和激励电压复杂性,提高了计算的可靠性。MATLAB模拟实验结果表明,基于忆阻器的加法器高效设计方法能够正确地完成加法运算。最后,本文在加法器的基础上,提出基于忆阻器的乘法器设计方法。然后通过增加一定数量的忆阻器对该方法进行了优化,使赋值操作次数减少了O(n~2)。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题背景
• 1.1.1 存储墙问题
• 1.1.2 传统 CMOS 技术面临的挑战
• 1.2 忆阻器的发现与研究现状
• 1.3 课题的研究内容与创新
• 1.4 论文结构
• 第二章 相关知识
• 2.1 忆阻器的电路特性
• 2.2 忆阻器的状态逻辑计算原理
• 2.3 基于蕴含操作的布尔函数计算方法
• 2.4 本章小结
• 第三章 忆阻器状态逻辑中基本操作高效设计
• 3.1 高效性主要指标
• 3.2 与操作设计
• 3.2.1 基于蕴含逻辑的与操作设计
• 3.2.2 与操作的高效设计
• 3.2.3 两种与操作设计方法比较
• 3.2.4 基于与操作的赋值操作的高效设计
• 3.3 或操作设计
• 3.3.1 基于蕴含逻辑的或操作设计
• 3.3.2 或操作的高效设计
• 3.3.3 或操作设计方法评价
• 3.3.4 n 位操作数扩展
• 3.4 SPICE 模拟验证
• 3.4.1 忆阻器 SPICE 模型
• 3.4.2 与操作实验结果与分析
• 3.4.3 或操作实验结果与分析
• 3.5 本章小结
• 第四章 基于忆阻器的加法器高效设计
• 4.1 加法器设计原则
• 4.2 基于忆阻器的加法器设计思路
• 4.3 基于蕴含逻辑的加法器设计方法
• 4.3.1 基于蕴含逻辑的加法器电路
• 4.3.2 基于蕴含逻辑的加法器计算序列长度
• 4.4 加法器高效设计方法
• 4.4.1 逻辑表达式化简
• 4.4.2 基于忆阻器的加法器电路
• 4.4.3 全加运算的运算序列和激励电压设计
• 4.5 加法器设计方法评价
• 4.6 加法器并行扩展
• 4.7 实验模拟与验证
• 4.7.1 忆阻器 Matlab 模型
• 4.7.2 加法器电路和电压设置
• 4.7.3 实验结果
• 4.8 本章小结
• 第五章 基于忆阻器的乘法器设计
• 5.1 乘法器设计方法
• 5.1.1 4 位乘法器设计方法
• 5.1.2 n 位乘法器设计方法
• 5.2 乘法器优化设计方法
• 5.2.1 4 位乘法器优化设计方法
• 5.2.2 n 位乘法器优化设计方法
• 5.3 本章小结
• 第六章 结束语
• 6.1 工作总结
• 6.2 研究展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果