高速总线收发器的研究

论文摘要

高速总线收发器已广泛应用在航空电子系统中,它对于航空器的通信质量和通信安全具有重要地位。MIL-STD-1553B即飞机内部时分制指令/响应式多路传输数据总线。它用可屏蔽双绞线进行数据传输,信号是以串行数字脉冲的形式进行传输,其数据代码用双相曼彻斯特码的形式来表示。本文在研究的高速总线收发器电路的基础上,采用TSMC 0.35SiGe BiCMOS3P3M工艺,设计了航空电子系统中的高速总线收发器,并最终通过了各部件的仿真,以及整体的设计验证。该收发器能通过对均衡网络的参数调整,在1553B总线的电缆网络上实现1～10Mbps的数据传输率,并达到1553B总线的可靠性要求。这样就可以使得再不改变原有网络布线的基础上提升数据的传输速度,从而节约相关设备的更新费用。

论文目录

• 摘要
• Abstract
• 第一章 前言
• 1.1 研究背景及研究意义
• 1.2 国内外研究现状
• 1.3 研究内容
• 第二章 设计概述
• 2.1 总线概述
• 2.1.1 标准总线物理结构
• 2.1.2 信号格式
• 2.2 设计指标
• 2.2.1 性能指标
• 2.2.2 电气性能
• 2.2.3 可靠性要求
• 2.3 设计方案
• 2.4 工艺介绍
• 2.5 版图设计流程
• 第三章 电路设计和参数确定
• 3.1 接收器
• 3.1.1 基准电路
• 3.1.2 简单运算放大器
• 3.1.3 限幅放大器
• 3.1.4 高速运算放大器
• 3.1.5 滤波器
• 3.1.6 高速比较器
• 3.1.7 接收器整体电路
• 3.2 发送器
• 3.2.1 边沿控制模块
• 3.2.2 输出驱动电路
• 3.2.3 发送器总体电路
• 3.3 数字部分
• 3.3.1 输入IO单元
• 3.3.2 输出IO单元
• 3.4 收发器整体电路
• 3.5 各频段参数值
• 3.6 电路仿真
• 第四章 混合信号仿真验证
• 4.1 仿真模型
• 4.2 典型频率下的仿真结果
• 4.2.1 4Mbps时仿真结果
• 4.2.2 10Mbps时仿真结果
• 第五章 版图设计与验证
• 5.1 版图设计
• 5.1.1 版图规划
• 5.1.2 版图热分布问题
• 5.1.3 闩锁效应
• 5.1.4 电源总线噪声
• 5.2 版图验证
• 5.2.1 DRC几何规则检查
• 5.2.2 LVS版图与电路一致性检查
• 5.2.3 天线规则检查
• 第六章 后仿真验证
• 6.1 后仿真概述
• 6.2 版图寄生参数提取
• 6.3 经验总结
• 结束语
• 致谢
• 参考文献
• 附录