基于FPGA的高速误码测试系统硬件电路设计与实现

论文摘要

高速误码测试主要应用于光通信系统的检测中,测试光通信系统的误码率,验证该系统的可靠性。在光通信系统中,系统的误码性能是衡量系统优劣的一个非常重要的指标,它反映数字信息在传输过程中受到损伤的程度。本课题提出的高速误码测试系统,应用于对光通信系统中不同速率SFP光模块和九针光模块的误码测试,并且能进行人机界面交互和单机两种测试模式。鉴于国外高速误码仪性价比低和国内误码仪的功能单一以及测试速率较低的现状,近年来光通信系统中越来越多光模块的应用,研发高性能的高速误码测试系统显得尤为重要。本系统是基于FPGA研制而成,连续速率误码测试可达3.125Gbps。本文主要完成了以下几个方面：1)分析已有的误码测试的实现方式：软件实现；FPGA与单片机实现；FPGA和外部并串处理芯片等方式,应用FPGA实现逻辑设计和控制电路的方案。2)误码测试系统主要基于FPGA和外围电路实现,这就要求电源系统中电压多样,电压稳定性和功耗,系统通过SPICE仿真分析,实现DC/DC电源和LDO共同供电的电源方案,电源子板设计和调试很好的满足整个电源系统要求。3)系统实现7种速率的误码测试,时钟系统通过方案验证,时钟基频和时钟抖动性能要求高,选择高精度晶振输入设计时钟系统,才完全满足系统要求。4)误码测试系统作为测试系统,系统抖动要求高,通过实际调测和理论分析,分别从电源系统,时钟系统,PCB设计分析抖动因素,实现系统优化。5)高速误码测试系统的最高测试速率在3.125G, PCB设计应满足高速电路PCB设计要求,课题分别从PCB叠层设计,阻抗控制,电路环流和电路端接技术等方面完成PCB的设计；对高速电路进行信号完整性和电源完整性仿真,达到设计的目标。最后通过系统调试,实现高速误码测试的功能和最优化的性能。论文的关键部分在于电源系统和时钟系统硬件电路的设计；在系统PCB设计部分也进行了重点分析和设计,通过系统实际调试,对系统抖动性能分析,实现系统优化,完成整个高速误码测试系统的功能实现和达到测试性能要求。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题研究的背景
• 1.2 高速误码测试系统的研究目的和意义
• 1.3 课题来源与主要完成的工作
• 第2章 高速误码测试系统的整体构架和方案设计
• 2.1 高速误码测试系统的系统构成
• 2.2 高速误码测试系统整体方案的制定
• 2.2.1 高速误码测试系统的工作原理和功能实现
• 2.2.2 硬件电路设计方案选择
• 2.3 本章小结
• 第3章 高速误码测试系统硬件电路设计
• 3.1 高速误码仪电源系统设计
• 3.1.1 高速误码测试系统电源设计
• 3.1.2 电源系统电路设计
• 3.1.3 高速误码测试系统的电源滤波
• 3.2 时钟系统的设计
• 3.2.1 误码测试系统时钟系统
• 3.2.2 时钟分配系统的分析和实现
• 3.3 通信接口的设计
• 3.4 高速误码测试系统指示和控制模块
• 3.5 高速串行收发器
• 3.6 FPGA模式配置部分的分析
• 3.7 本章小结
• 第4章 误码测试系统PCB设计与仿真分析
• 4.1 误码测试系统高速PCB设计
• 4.1.1 PCB的叠层设计
• 4.1.2 PCB阻抗控制设计
• 4.1.3 电路环流分析
• 4.1.4 端接电路设计
• 4.2 高速误码测试系统完整性仿真分析
• 4.2.1 信号完整性仿真
• 4.2.2 电源完整性仿真
• 4.2.3 小结
• 4.3 系统抖动因素和分析
• 4.3.1 抖动的定义
• 4.3.2 高速误码测试系统系统的抖动优化
• 4.3.3 高速误码测试系统抖动的优化措施
• 4.4 本章小结
• 第5章 总结与展望
• 5.1 课题研究的内容
• 5.2 拓展性分析
• 致谢
• 参考文献
• 附录1 攻读硕士学位期间发表的论文
• 附录2 高速误码仪实物图