基于TMS320DM6467的H.264视频编码器设计与优化

论文摘要

随着通信技术和网络多媒体技术的迅猛发展,视频编解码技术已经成为了研究热点,并相继出现了多种视频编码标准,如MPEG-2、MPEG-3、H.263等,由于高压缩比、网络适应性好,H.264脱颖而出成为目前应用广泛的视频编码标准。然而,H.264的编码复杂度也极大的提升,另外传输视频逐渐趋于高清化,对处理器的能力提出了更高的要求,多核并行编码逐渐成为视频编码研究的热点。飞思卡尔、德州仪器等全球知名半导体厂商相继推出了多款多核并行编码处理芯片,TMS320DM6467是德州仪器新推出的基于达芬奇平台的处理芯片,内嵌了HDVICP视频加速引擎,极大的提高了视频编码能力,论文基于该平台设计H.264编码算法。首先分析了H.264的编码原理及HDVICP编码原理,在此基础上,设计图像层的编码流程图和宏块层编码流程,基于HDVICP七个加速模块,设计每个宏块的编码流程,并针对每个模块设计编码内部的编码流程,最后实现完整的视频编码,并选取三组不同运动场景的视频对编码器编码结果进行测试,编码器成功完成编码。然后为了提高编码效率,分析HDVICP各个模块内部及模块之间关系,设计基于DSP和HDVICP加速引擎的并行编码框架,分析HOST的内部原理,设计EDMA传输和HOST计算的并行架构,根据HDVICP不同编码模块的关系,设计不同编码模块的并行编码框架,在此基础上,设计完整的并行视频编码框架并实现,通过对比测试并行前后编码的时间差异,编码器编码性能得到了极大的提升。最后鉴于ME模块耗时比较大,分析常见运动搜索算法、搜索模板及ME搜索原理,设计了基于ME模块的运动搜索大模板和小模板,在此基础上,设计了ME模块运动搜索算法和流程图并完成代码修改,通过试验测试编码时间,优化后编码器性能得到了很大的提升,基本满足了高清视频实时编码的需求。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景及研究的目的和意义
• 1.2 国内外相关技术的发展现状
• 1.3 课题来源及主要研究内容
• 第2章 硬件平台和H.264 编码
• 2.1 硬件平台
• 2.1.1 TMS320DM6467 的结构特点
• 2.1.2 HDVICP的结构特点
• 2.2 H.264 编码原理
• 2.2.1 视频编码压缩基本原理
• 2.2.2 H.264 编码标准
• 2.3 本章小结
• 第3章 H.264 编码在DM6467 HDVICP的基本实现
• 3.1 H.264 编码算法C代码的分析
• 3.2 H.264 编码整体框架设计及实现
• 3.3 编码各个模块内部的实现流程
• 3.3.1 IPE的编码流程
• 3.3.2 ME编码流程
• 3.3.3 MC模块执行流程
• 3.3.4 CALC模块执行流程
• 3.3.5 ECD编码流程
• 3.3.6 BS及LPF编码流程
• 3.4 编码测试
• 3.5 本章小结
• 第4章 H.264 编码在DM6467 平台的并行优化
• 4.1 并行区域分析
• 4.1.1 乒乓Buffer并行
• 4.1.2 EDMA传输和HOST计算并行
• 4.1.3 运算模块并行
• 4.2 并行架构设计及实现
• 4.3 并行优化测试
• 4.4 本章小结
• 第5章 ME模块运动搜索算法优化
• 5.1 现有运动搜索算法分析
• 5.2 运动搜索算法实现与优化
• 5.2.1 ME模块搜索原理
• 5.2.2 ME搜索模板的选择
• 5.2.3 ME搜索流程
• 5.3 运动搜索优化测试
• 5.4 本章小结
• 结论
• 参考文献
• 攻读硕士学位期间发表的论文