DSP高性能乘法部件的设计与实现

论文摘要

乘法器是DSP高效地处理卷积、滤波和快速傅里叶变换等以乘或乘加操作为主的运算的关键所在。目前,每秒钟能够执行的乘加操作的数目已经成为衡量一款DSP的重要指标之一。正在研制中32位XDSP要达到600MHz的主频以及每秒4800M次的乘加运算,必须拥有一个高性能的乘法部件。本文通过分析XDSP乘法部件的指令和功能要求,设计了三条独立流水线并重点论述了SIMD乘法器和可配置的有限域乘法器的全定制设计与实现。通过对SIMD乘法算法的改进,本文优化并实现了一个可根据指令进行动态配置的双模式乘法器,既避免了简单并行方式大量的硬件消耗,又消除了合并子字并行方式下指令执行周期受制于乘法器结构本身的缺陷。改进的Booth算法和部分积生成与压缩策略使其面积相对于0.18um阵列并行结构减少一半以上,功耗降低了80%。版图后测试表明,本乘法器在以两站流水方式进行一个16×16或两个8×8乘法运算的情况下能稳定工作在600MHz。本文使用固定域值的有限域乘法算法结合域值转换逻辑,设计实现了一个域值和本原多项式同时可调的有限域乘法器。由静态互补CMOS逻辑构成的结构规整的低位优先半伸缩阵列乘法器,在维持较低功耗的同时也具备了良好的性能。本乘法器可以以四站流水的方式稳定工作在800MHz,与现有的单功能有限域乘法器相比,在综合指标上具备了一定的优势。

论文目录

• 表目录
• 图目录
• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 DSP 芯片概述
• 1.1.1 DSP 的特点
• 1.1.2 DSP 的历史和演变
• 1.1.3 DSP 的现状
• 1.1.4 DSP 的未来
• 1.2 DSP 片内乘法器
• 1.2.1 DSP 片内乘法器的历史
• 1.2.2 乘法器的研究现状
• 1.3 课题的来源、目标及研究意义
• 1.4 本文所做的工作
• 1.5 论文的组织结构
• 第二章 乘法功能部件的结构设计
• 2.1 XDSP 简介
• 2.1.1 XDSP 的总体结构
• 2.1.2 XDSP 的指令及流水线
• 2.2 乘法部件及其功能分析
• 2.3 乘法部件的体系结构设计
• 2.3.1 乘法部件的总体结构
• 2.3.2 乘法类指令流水线的结构设计
• 2.3.3 逻辑类指令流水线的结构设计
• 2.3.4 有限域乘法指令流水线的结构设计
• 2.4 本章小结
• 第三章 SIMD 乘法器的设计与实现
• 3.1 SIMD 乘法器的体系结构设计
• 3.1.1 需要解决的问题
• 3.1.2 部分积生成
• 3.1.3 有限符号位扩展
• 3.1.4 SIMD 的实现原理
• 3.1.5 部分积压缩
• 3.1.6 SIMD 乘法器的体系结构
• 3.2 关键电路的设计与实现
• 3.2.1 Booth 编码电路
• 3.2.2 部分积压缩电路
• 3.3 乘法器的版图设计与实现
• 3.3.1 版图规划
• 3.3.2 版图设计中的问题
• 3.3.3 版图实现
• 3.4 乘法器的测试与验证
• 3.4.1 测试方案设计
• 3.4.2 功能验证
• 3.4.3 性能测试与分析
• 3.5 本章小结
• 第四章 有限域乘法器的设计与实现
• 4.1 有限域乘法的原理
• 4.1.1 有限域的基本理论
• m）上的乘法运算'>4.1.2 GF（2^m）上的乘法运算
• 4.1.3 基于多项式基的半伸缩算法
• 4.2 有限域乘法器的设计实现
• 4.2.1 有限域乘法指令解析
• 4.2.2 域值转换
• 8）有限域乘法器的结构与电路设计'>4.2.3 GF（2⁸）有限域乘法器的结构与电路设计
• 8）有限域乘法器的版图设计'>4.2.4 GF（2⁸）有限域乘法器的版图设计
• 4.3 有限域乘法器的测试与验证
• 4.3.1 测试方案设计
• 4.3.2 性能测试与分析
• 4.4 本章小结
• 第五章 结束语
• 5.1 论文总结
• 5.2 工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果