高速低抖动全差分CMOS锁相环的研究设计

论文摘要

锁相环频率合成器现在日益广泛地应用于通讯、微处理器系统中,并且随着集成电路的发展以及SOC技术的出现,己经成为超大规模集成电路中不可或缺的模块。特别是无线通讯、高速处理器等领域,对锁相环电路的性能提出了越来越高的要求,锁相环电路工作在高速环境下己成为当前的一大挑战。本文在对锁相技术的发展历史和研究现状调查的基础上,从锁相系统的工作原理入手,分析了锁相环的数学模型。随后分析了锁相环稳定性、动态特性和噪声特性,得出了系统环路参数选择的原则,为后续电路设计和版图设计奠定理论基础。然后在电路结构上分析了传统电路实现的优缺点,并采用新的电路结构。主要有采用新的PFD电路结构,该结构避免了为消除死区效应而加大reset控制信号延迟时间所带来的丢掉时钟沿现象;采用新的电荷泵结构,用电阻代替传统的MOS管,消除了闪烁噪声带来的影响;采用全差分regulator代替传统的单端regulator,进一步减小电源噪声对VCO造成的影响;采用高速DFF和低速DFF相结合的方式实现计数器。锁相环采用SMIC 0.13?m, 1P8M(单层多晶硅八层金属), 1.2V混合信号CMOS工艺设计,芯片面积为400?m *400?m。在输入参考频率为25MHz,输出频率为2.5GHz时,锁定时间小于20?s,功耗为25mW,前仿RMS Jitter约为7.4 ps。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景
• 1.2 国内外研究现状及挑战
• 1.3 锁相环的研究热点
• 1.3.1 频率范围
• 1.3.2 频率分辨率
• 1.3.3 捕获时间
• 1.3.4 频谱纯度
• 1.3.5 面积和功耗
• 1.4 课题的主要研究内容
• 1.5 论文结构
• 第2章 电荷泵锁相环的工作原理
• 2.1 电荷泵锁相环的基本结构及组成模块
• 2.1.1 鉴频鉴相器（PFD）
• 2.1.2 电荷泵（CP）
• 2.1.3 环路滤波器（LPF）
• 2.1.4 压控振荡器（VCO）
• 2.1.5 分频器（Divider）
• 2.2 电荷泵锁相环系统的线性模型
• 2.2.1 二阶电荷泵锁相环频率合成器
• 2.2.2 三阶电荷泵锁相环频率合成器
• 2.3 本章小结
• 第3章 电荷泵锁相环的噪声分析
• 3.1 时间抖动和相位噪声
• 3.1.1 时间抖动
• 3.1.2 相位噪声
• 3.1.3 时间抖动与相位噪声的换算
• 3.2 锁相环系统的相位噪声分析
• 3.3 抑制抖动的方法
• 3.4 本章小结
• 第4章 电荷泵锁相环的电路设计
• 4.1 参数的选取和设计方法
• 4.2 鉴频鉴相器的设计
• 4.2.1 鉴频鉴相器的电路设计
• 4.2.2 鉴频鉴相器的瞬态仿真
• 4.3 电荷泵的设计
• 4.3.1 电荷泵的电路设计
• 4.3.2 电荷泵的噪声仿真
• 4.4 环路滤波器的设计
• 4.5 压控振荡器的设计
• 4.5.1 环形压控振荡器分类
• 4.5.2 单端环形压控振荡器
• 4.5.3 压控振荡器的电路设计
• 4.5.4 压控振荡器的瞬态仿真
• 4.6 电源调节器的设计
• 4.6.1 电源调节器噪声环路分析
• 4.6.2 电源调节器信号环路分析
• 4.6.3 电源调节器的参数选取
• 4.7 分频器的设计
• 4.7.1 分频器的电路设计
• 4.7.2 分频器的瞬态仿真
• 4.8 锁相环的整体性能
• 4.8.1 锁相环的瞬态特性仿真
• 4.8.2 锁相环的相位噪声特性
• 4.9 本章小结
• 第5章 电荷泵锁相环的版图设计和物理验证
• 5.1 工艺制造对版图设计的要求
• 5.2 忠实电路设计对版图设计的要求
• 5.2.1 寄生考虑
• 5.2.2 匹配考虑
• 5.2.3 噪声考虑
• 5.3 锁相环电路的版图设计
• 5.4 锁相环版图的物理验证
• 5.5 本章小结
• 结论
• 参考文献
• 攻读硕士学位期间所发表的学术论文
• 致谢