挠性陀螺捷联惯导系统设计与仿真

论文摘要

近几年来,DSP技术发展迅速,已经应用到许多领域,其特定的硬件结构,非常适合于需要做大量数据处理的各种算法,具有高效、高速、高精度等优点,是当前许多领域中需做算法处理的嵌入式系统的首选器件。随着超大规模集成电路工艺的不断提高,FPGA芯片所能实现的功能越来越强大。它具有开发周期短、成本低、可以反复擦除及编程且容易开发等优点,已成为当代电子设计技术发展的趋势。挠性捷联惯导系统已经成为当前惯性技术研究的热点。这种系统体积小,需要实时解算大量数据。正是在这种背景下,本文提出了用DSP+FPGA构建挠性捷联嵌入式系统的解决方案。论文首先介绍了捷联惯导系统的基本原理,给出了系统设计的理论基础,然后完成了嵌入式系统的硬件和部分软件的设计。硬件设计是本文的重点。系统的硬件平台主要由单DSP+单FPGA构架而成,DSP专注于捷联算法,而FPGA是DSP与各类传感器之间的接口,作为DSP的协处理器。系统的软件主要由FPGA和DSP两部分组成:FPGA软件部分主要负责控制数据采集和数据通信;DSP软件部分包括捷联算法程序和DSP与外界进行数据交换的系统算法程序等。在系统调试及测试过程中,系统软硬件工作稳定可靠,实现了捷联惯导系统的基本功能。最后,使用从安放在三轴多功能陀螺测试转台上的挠性捷联导航仪实际采集到的陀螺和加表数据,在MATLAB仿真软件上对捷联惯导算法进行了仿真、验证。仿真结果表明,本设计所采用的捷联惯导算法误差小、工作稳定,达到了设计要求。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 捷联惯性导航技术的发展状况
• 1.2 课题研究的意义和背景
• 1.3 DSP和FPGA在捷联惯导系统中的应用
• 1.4 论文的主要工作和内容安排
• 第2章 捷联惯导系统基本原理及数学模型
• 2.1 捷联惯导系统的基本原理
• 2.2 捷联惯导系统航姿算法
• 2.2.1 四元数的四阶龙格-库塔法
• 2.2.2 影响算法的主要误差
• 2.2.3 旋转矢量的三子样优化算法
• 2.2.4 捷联惯导系统航姿算法的比较
• 2.3 捷联惯导系统的数学模型
• 2.4 本章小结
• 第3章 挠性捷联嵌入式系统硬件设计
• 3.1 挠性捷联嵌入式系统硬件整体规划
• 3.2 FPGA最小系统板设计
• 3.2.1 FPGA芯片的选择
• 3.2.2 晶振与电源电路
• 3.2.3 串行主动配置电路
• 3.2.4 SDRAM接口电路
• 3.3 数据采集和通信底板设计
• 3.3.1 电压跟随和低通滤波电路
• 3.3.2 程控放大电路
• 3.3.3 A/D转换电路
• 3.3.4 以太网接口电路
• 3.4 DSP最小系统板设计
• 3.4.1 DSP芯片的选择
• 3.4.2 DSP PLL时钟系统和时钟电路
• 3.4.3 DSP系统FLASH存储电路
• 3.4.4 DSP系统串行接口电路
• 3.5 本章小结
• 第4章 挠性捷联嵌入式系统软件设计
• 4.1 挠性捷联嵌入式系统SOPC硬核设计
• 4.1.1 SOPC硬核配置
• 4.1.2 SOPC硬件配置及优化
• 4.2 SOPC软件设计
• 4.2.1 SOPC软件主程序设计
• 4.2.2 中断服务程序设计
• 4.2.3 IIR低通滤波器设计
• 4.2.4 以太网接口驱动程序设计
• 4.3 DSP系统的软件设计
• 4.3.1 DSP主程序设计
• 4.3.2 Bootloader程序设计
• 4.3.3 部分模块驱动程序设计
• 4.3.4 FLASH烧写程序设计
• 4.4 本章小结
• 第5章 捷联惯导系统初始对准MATLAB仿真
• 5.1 捷联惯导初始对准技术
• 5.2 静基座下捷联惯导系统的误差模型
• 5.3 卡尔曼滤波器的基本原理
• 5.4 捷联惯导系统初始对准及姿态解算算法仿真
• 5.4.1 仿真参数的给定
• 5.4.2 仿真结果及结论
• 5.5 本章小结
• 结论
• 参考文献
• 攻读硕士学位期间发表的论文和取得的科研成果
• 致谢
• 附录A: 挠性捷联惯导系统电路板实物图