新型存储器在FPGA中应用的关键技术研究

论文摘要

随着集成电路制造工艺的发展,先进的ASIC制造工艺已经被用于FPGA的生产,FPGA因其非经常性工程(NRE)成本低、上市时间短,正逐渐取代ASIC成为集成电路设计的主要实现策略。对于特征尺寸小于0.13μm的先进工艺代,FPGA主要采用静态随机存取存储器(ARAM)作为编程技术。由于SRAM具有易失性,而EEPROM、Flash、antifuse等传统非易失存储器与标准逻辑工艺兼容性较差,很难集成到采用0.13μm以下先进工艺的SRAM FPGA芯片中,FPGA通常需要一块片外的非易失存储器在断电时来保存配置信息,但这样做容易导致配置信息被窃取而带来安全问题。另外,SRAM编程点一般采用六管结构,单元而积较大,给FPGA带来较大的而积开销,当标准逻辑工艺按照摩尔定律微缩时,静态保持功耗增长很快,对FPGA向更高门数和更高性能发展提出了挑战。针对FPGA发展过程中存在的问题,本文基于新型存储器从不同角度提出解决方案。新型电阻随机存取存储器(RRAM)已被证明与标准逻辑工艺具有良好的兼容性。本文利用这一重要优越性,针对SRAM编程技术的安全问题,提出了一种9T2R结构的非易失SRAM(NVSRAM)编程点及其操作算法,使FPGA具有安全、快速上电启动等优点。而且,基于所提出的RRAM编程技术实现动态重配置时,部分重配置耗时很短,多上下文配置硬件开销较小。本文还给出了相应FPGA关键模块的电路设计,包括查找表(LUT)、可编程布线资源和配置存储器,并提出了一种低功耗的工作模式。本文采用嵌入RRAM工艺的0.13μm标准逻辑工艺流片验证了所提出的RRAM编程技术的可行性。传统FPGA中的查找表一般采用静态CMOS逻辑的设计方式,这种逻辑形式速度比较慢,而积比较大,而且功耗通常比较大。本文把动态CMOS逻辑与1T1R RRAM单元相结合,针对己报道的MRAM动态非易失查找表的缺陷,采用RRAM编程技术,并在电路结构作了一些优化,设计了一个高速、低功耗、高可靠性的动态非易失查找表。与静态查找表相比,动态查找表依赖时钟,设计相对复杂,但它为要求高性能运算的FPGA提供了一种设计策略。本文采用嵌入RRAM工艺的0.13μm标准逻辑工艺流片验证了所提出的RRAM动态非易失查找表的功能。新型二管嵌入式DRAM(2T eDRAM)采用标准CMOS工艺,而且单元面积小,经常在采用先进工艺且要求高密度存储的场合代替SRAM。针对SRAM编程点而积较大的问题,本文采用2T eDRAM代替SRAM实现FPGA的编程技术,并提出用restore算法和高阈值管去克服2T eDRAM作为编程点存在的数据可靠性问题,同时介绍了相应FPGA组成模块的设计方案,包括查找表LUT、可编程布线资源和双端口块随机存储器。本文通过CAD流程验证了2T eDRAM编程点能显著提高FPGA的集成度和性能,并采用0.13μm标准逻辑工艺流片验证了相应FPGA关键模块的功能。

论文目录

• 目录
• 图片目录
• 表格目录
• 摘要
• ABSTRACT
• 本文主要专业名词英汉对照
• 第一章 绪论
• 1.1 传统FPGA编程技术
• 1.1.1 SRAM编程技术
• 1.1.2 Flash编程技术
• 1.1.3 Antifuse编程技术
• 1.1.4 各种编程技术的比较以及发展中遇到的挑战
• 1.2 研究动机
• 1.3 论文的主要工作和技术要点
• 1.4 论文结构安排
• 参考文献
• 第二章 RRAM编程技术及相应FPGA电路设计
• 2.1 新型非易失存储器
• 2.1.1 RRAM
• 2.1.2 PRAM
• 2.1.3 MRAM
• 2.1.4 各种新型非易失存储器的比较
• 2.2 现有的RRAM编程点结构及存在的问题分析
• 2.2.1 7T2R NVSRAM
• 2.2.2 6T2R NVSRAM
• 2.2.3 rFPGA
• 2.3 新型RRAM NVSRAM编程点
• 2.3.1 编程点结构
• 2.3.2 操作流程和工作时序
• 2.3.3 配置信息上电载入仿真
• 2.3.4 与其他RRAM编程技术的比较
• 2.4 动态重配置
• 2.4.1 部分重配置
• 2.4.2 多上下文配置
• 2.5 FPGA电路设计
• 2.5.1 查找表
• 2.5.2 可编程布线资源
• 2.5.3 配置存储器架构设计
• 2.5.4 低功耗工作模式
• 2.6 测试芯片
• 2.6.1 两输入查找表电路
• 2.6.2 测试芯片照片及版图
• 2.6.3 测试结果及分析
• 2.6.4 与MRAM NVSRAM两输入查找表比较
• 2.7 本章小结
• 参考文献
• 第三章 RRAM动态非易失查找表设计
• 3.1 MRAM动态非易失查找表及其存在的问题分析
• 3.2 RRAM动态非易失查找表
• 3.2.1 RRAM编程技术
• 3.2.2 预充电灵敏放大器
• 3.2.3 匹配参考电阻树
• 3.2.4 整体电路
• 3.3 可靠性分析
• 3.3.1 查找表出错原因分析
• 3.3.2 Monte Carlo仿真建立
• 3.3.3 可靠性仿真结果及分析
• 3.4 测试芯片
• 3.4.1 测试芯片照片及版图
• 3.4.2 测试结果及分析
• 3.5 本章小结
• 参考文献
• 第四章 2T eDRAM编程技术及相应FPGA电路设计
• 4.1 2T eDRAM编程技术
• 4.1.1 2T eDRAM存储器
• 4.1.2 2T eDRAM编程点
• 4.1.3 restore算法
• 4.1.4 高阈值2T eDRAM编程点
• 4.2 2T eDRAM FPGA电路设计
• 4.2.1 查找表
• 4.2.2 多路选择器
• 4.2.3 双端口块随机存储器
• 4.3 2TeDRAM FPGA的CAD评估
• 4.3.1 CAD评估流程
• 4.3.2 架构和功耗参数提取
• 4.3.3 CAD验证结果与分析
• 4.4 2T eDRAM FPGA测试芯片
• 4.4.1 测试芯片电路
• 4.4.2 测试芯片照片及版图
• 4.4.3 测试结果及分析
• 4.5 本章小结
• 参考文献
• 第五章 总结与展望
• 5.1 总结
• 5.2 展望
• 致谢
• 攻读博士期间取得的科研成果