SST 0.25μm工艺嵌入式超闪存擦写次数提升的实现方法研究

论文摘要

作为一种主流的存储技术,超闪存技术已经得到迅猛发展。由于具有高的读电流以及完全避免过擦除的能力,SST分离栅结构超闪存无论是在单体或嵌入式应用方面都得到了人们很多关注。目前,超闪存已被广泛应用于个人电脑、数码器材、移动电话、智能卡等产品。本文首先介绍了超闪存工作原理及SST 0.25μm超闪存艺实现方法。该超闪存单元为分栅结构,采用与标准0.25μm兼容的CMOS工艺进行制造。利用两层多晶硅间电场增强型隧穿进行擦除操作,利用源端沟道热电子注入机制进行编程操作。对于SST超闪存,可靠性方面最主要的失效模式是擦除失效,它主要是因为在擦除周期,电子容易被浮栅、控制栅间的隧穿氧化膜介质俘获,从而无法彻底擦除。本文作者通过大量实践,从版图设计和工艺优化两个主要方面探讨了提升该超闪存擦写循环耐久性(可靠性)的方法。在版图设计方面,通过更改第1、3层金属光刻版,将内部电荷泵产生的擦除电压从12.8V提高到13.2V,使擦写循环耐久性通过30万次。在工艺优化方面,从优化浮栅多晶硅光刻工艺、调整浮栅多晶氧化时的整合工艺菜单、调整浮栅刻蚀时间以及变更隧穿氧化层厚度等几方面入手,使超闪存单元擦写循环耐久性得到显著提高。本论文的研究课题来源于企业的大规模生产实践,对于同类的超闪存产品研制具有参考意义。

论文目录

• 摘要
• ABSTRACT
• 1 绪论
• 1.1 前言
• 1.2 浮栅存储单元工作机理介绍
• 1.3 浮栅单元电荷运输机制
• 1.3.1 FN 隧穿
• 1.3.2 沟道热电子注入（CHEI）
• 1.4 浮栅存储单元的耐久性及其失效模式
• 1.5 本课题研究的目的和意义
• 1.6 本课题的主要研究内容
• 2 SST 超闪存结构与机理分析
• 2.1 SST 超闪存技术介绍
• 2.2 SST 超闪存结构分析
• 2.3 SST 超闪存单元布线分析
• 2.4 SST 超闪存电荷运输机制分析
• 2.4.1 电荷擦除机制
• 2.4.2 编程机制
• 2.4.3 读机制
• 3 SST 0.25μm 超闪存工艺对抗擦写能力降低的机理分析
• 3.1 SST 0.25μm 超闪存工艺实现
• 3.1.1 工艺分析
• 3.1.2 SST 超闪存制造工艺对抗擦写能力的影响分析
• 4 SST 0.25μm 工艺超闪存擦写循环耐久性提升的实现方法
• 4.1 SST 超闪存擦写循环耐久性评价标准及方法
• 4.1.1 擦写循环耐久性评价标准及样品选择方法
• 4.1.2 测试流程开发
• 4.1.3 电性测试
• 4.1.4 良率测试
• 4.1.5 其他测试方法
• 4.1.6 小结
• 4.2 电路优化提高擦除电压
• 4.2.1 实验思路
• 4.2.2 实验设计
• 4.2.3 结果与讨论
• 4.2.4 本实验小结
• 4.3 多晶硅浮栅光刻抗反射工艺优化
• 4.3.1 实验思路
• 4.3.2 实验设计
• 4.3.3 结果与讨论
• 4.3.4 本实验小结
• 4.4 多晶硅氧化工艺的优化
• 4.4.1 实验思路
• 4.4.2 实验设计
• 4.4.3 结果与讨论
• 4.4.4 本实验小结
• 4.5 多晶硅栅刻蚀工艺的优化
• 4.5.1 实验思路
• 4.5.2 实验设计
• 4.5.3 结果与讨论
• 4.5.4 本实验小结
• 4.6 隧穿氧化层的减薄优化
• 4.6.1 实验思路
• 4.6.2 实验设计
• 4.6.3 结果与讨论
• 4.6.4 本实验小结
• 4.7 高压栅氧形成工艺的优化
• 4.7.1 实验思路
• 4.7.2 实验设计
• 4.7.3 结果与讨论
• 4.7.4 本实验小结
• 5 实验结果总结
• 6 展望
• 参考文献
• 致谢
• 攻读学位期间发表的学术论文目录