基于0.18μm RF-CMOS工艺的8位100MSPS流水线ADC中MDAC单元研究

论文摘要

近年来,数字集成电路印证着摩尔定律而迅速的发展,随着更先进半导体工艺的出现,晶体管的尺寸越做越小,速度越来越快,工作频率和系统集成度都有空前的提高,诸如微处理器、存储单元几乎均由数字集成电路构成,一步步挤压着模拟集成电路的应用空间。基于这种趋势以及自然界由模拟信号构成,模数转换器（ADC）可将模拟信号转换为数字信号,以便进行进一步数字信号处理,其重要性在现代电子系统中的体现越来越明显。本文针对无线通讯、数据采集等应用要求,提出一种适用于8位100MSPS流水线ADC的MDAC单元模块。MDAC单元是模数转换器（ADC）中的关键单元电路,本文通过研究流水线ADC的相关理论,从流水线ADC整体架构出发,在对MDAC系统误差、电容失配、合理分配各级精度等方面折衷后提出合理的解决方案。为进一步减小系统功耗,引入scaling down技术（按比例逐级缩减）,优化了系统结构。本次设计基于0.18μm CMOS混合信号工艺,主要内容和成果包括:1.介绍了常见模数转换器的架构以及衡量ADC的参数,并且根据应用要求选用了流水线型ADC作为本次模数转换器的架构;2.详细介绍了流水线型ADC的基本工作原理,系统阐述和分析了MDAC的各种结构并指出对于本次设计的8-bit采样精度以及100MHz采样速度指标所采用的结构;3.以整体流水线ADC架构出发,系统、深入的研究了MDAC电路的性能指标和电路重要参数与流水线ADC系统之间的折衷关系,结合流水线型ADC的系统架构、噪声、线性度以及电容失配等工艺特性,折衷后确定了采样电容的数值以及各级精度;4.通过对单管MOS开关和CMOS开关的建模,重点研究了电荷注入效应、时钟馈通效应对精度的影响,确定了MDAC单元的采样开关;5.在实际电路设计中,采用两级运算放大器作为MDAC单元的主运放以达到高增益,并针对两级全差分运算放大器对输入级和输出级不同性能要求,设计了连续时间共模反馈电路和开关电容共模反馈电路,使得运放在稳定电路直流工作点的同时提高了输出摆幅。通过使用调零电阻抵消零极点的密勒补偿技术来获得宽单位增益带宽和恰当的相位裕度;6.基于0.18μm CMOS混合信号工艺,设计仿真了适用于8-bit、100MSPS的MDAC单元模块,电源电压1.8V,差分信号摆幅2V。仿真结果表明,MDAC在TT corner下建立时间为3.3ns,满足流水线ADC的要求。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 研究背景及意义
• 1.2 国内外研究现状
• 1.2.1 国内研究现状
• 1.2.2 国外研究现状
• 1.3 主要工作与论文结构
• 第二章 ADC 系统概述
• 2.1 ADC 简介
• 2.2 ADC 性能参数
• 2.2.1 ADC 的静态参数
• 2.2.2 ADC 的动态参数
• 2.3 几种典型的ADC
• 2.3.1 全并行 ADC
• 2.3.2 两步式 ADC
• 2.3.3 逐次逼近型 ADC
• 2.3.4 流水线型 ADC
• 2.3.5 过采样 ADC
• 第三章 MDAC 单元模块研究
• 3.1 流水线ADC 结构
• 3.1.1 每级1.5-bit 结构 MDAC 原理
• 3.1.2 1.5-bit MDAC 典型结构
• 3.1.3 冗余位校正
• 3.2 MDAC 误差分析
• 3.2.1 热噪声（Thermal Noise）
• 3.2.2 MOS 开关引入的误差
• 3.2.3 电容失配（Capacitor Mismatch）
• 3.2.4 运放有限增益（Finite DC gain of Opamp）
• 3.2.5 运放有限带宽（Finite Bandwidth of Opamp）
• 3.3 MDAC 结构
• 3.3.1 时钟流程图
• 3.3.2 首级2.5-bit MDAC 结构
• 3.3.3 剩余级1.5-bit MDAC 结构
• 3.4 运放主要参数的确定
• 3.4.1 运放的直流增益
• 3.4.2 运放的单位增益带宽
• 第四章 MDAC 整体与单元电路的设计与仿真
• 4.1 MOS 开关
• 4.1.1 单管 MOS 开关
• 4.1.2 CMOS 开关
• 4.2 运算放大器结构
• 4.2.1 运放结构
• 4.2.2 连续时间共模反馈
• 4.2.3 开关电容共模反馈
• 4.3 运放仿真结果
• 4.4 MDAC 整体电路的仿真情况
• 第五章 版图及后仿
• 5.1 版图设计
• 5.2 MDAC 的后仿真结果
• 第六章 结论
• 致谢
• 参考文献
• 攻硕期间取得的研究成果