高性能、低功耗∑△模数转换器的研究与实现

高性能、低功耗∑△模数转换器的研究与实现

论文摘要

在2006年提出的《国家中长期科学和技术发展纲要(2006-2020年)》确定未来15年力争取得突破的16个重大科技专项中,第一项就是核心电子器件、高端通用芯片及基础软件。开展高端通用芯片的研发工作,拥有自主知识产权,对于提高我国集成电路产业的整体竞争力具有重要的意义。对于数模混合集成电路以及模拟集成电路这类高端通用芯片而言,设计水平集中体现在对芯片噪声、失真、功耗等性能指标的严格控制上,技术门槛相对较高。另一方面,随着我国多媒体数字音视频SOC芯片的迅速发展,业界迫切需要有自主研发的基于CMOS工艺的高性能、低功耗的音频模数转换器芯片。本文在这样的背景下开展研究,目标是实现一款高性能、低功耗的高端音频模数转换器,综合技术指标达到国内领先、国际同类产品的水平。∑△调制是一种在大规模集成电路(VLSI)工艺中实现高分辨率模数转换器的有效方法,非常适合于数字音频应用。结合过采样、噪声整形和数字滤波技术,基于∑△调制的模数转换器能够实现16位以上的分辨率。这种方法对于模拟电路的非理想性相对不敏感,从而可以充分利用现代大规模集成电路工艺高集成度的优势,实现低成本的高性能模数转换器。本文针对高性能、低功耗的∑△模数转换器的设计和实现进行了全面而深入的研究,主要工作和创新点包括:1、深入分析∑△调制器实现的非理想性因素,及其对于∑△调制器的性能影响。对于高分辨率∑△调制器,开关电容电路实现的非理想因素引入的误差往往会成为限制系统性能的主要误差来源。通过严格的理论分析,推导出了各种非理想因素引入调制器基带噪声功率的增量。定量了解各种电路参数对于不同∑△调制器性能的影响,提供∑△调制器结构选择和优化的依据,而且使电路设计过程更具针对性。2、针对本课题采用的2-1级联∑△调制器进行系统优化。首先证明了2-1级联∑△调制器适用于高分辨率、低功耗的应用:一方面,在保证稳定性的同时,2-1级联调制器结构对于电路非理想性的敏感度相对较低;另一方面,对于同样的动态范围要求,由于2-1级联调制器输入信号的过载幅度接近满量程,因此能够采用相对较小的采样电容,从而实现更低的功耗。通过调制器的系数优化和信号缩放,2-1级联∑△调制器能够在标准CMOS工艺中实现高分辨率、低功耗的设计目标。利用行为模型对2-1级联调制器进行快速而有效的仿真验证,同时综合得到各个组成模块的性能约束。3、在标准CMOS工艺下,采用开关电容电路技术,实现了高分辨率、低功耗的2-1级联∑△调制器。设计了一种高能效的A/AB类跨导放大器,在仅消耗0.8mA电流的情况下,达到100V/μs以上的压摆率。根据热噪声要求,各级积分器采用不同的采样电容,对各级积分器中跨导放大器进一步进行功耗优化。对于线性度要求极高的输入信号采样电路,采用一种新颖的栅源自举开关,实现了恒定的过驱动电压,有效的减小了采样信号的失真。采用低功耗的动态比较器,实现1位量化。为了电路的完整性,调制器中还包含了高电源抑制比的参考电流源和多相位时钟生成电路。4、本文还实现了针对于2-1级联∑△调制器,降采样率为128的数字抽取低通滤波器。充分利用Matlab中成熟的滤波器设计工具包,大大简化了设计过程。滤波器的实现采用多级级联方式,串行算法实现“乘-累加”单元,有效减小了硬件开销。通过FPGA验证,数字抽取滤波器能够达到0.001dB的通带纹波和100dB以上的阻带衰减,满足整个∑△模数转换器的设计要求。5、采用中芯国际0.18μm CMOS混合信号工艺实现了单芯片∑△模数转换器,包括∑△调制器和数字抽取滤波器。测试得到模数转换器芯片能够在音频带宽内达到93dB的动态范围、92dB的信噪比和88dB的信噪失真比。与国内近几年测试成功的∑△调制器比较,本设计能够实现较高的功率效率,设计水平在国内处于领先水平。针对高端音频应用,论文对∑△模数转换器进行了深入的研究,设计并实现了能够与国外同类产品性能相当的18位模数转换器芯片。考虑到系统的便携应用,芯片采用低功耗的设计方法,从而能够实现尽量低的功耗。通过该芯片的正向设计,形成了一套从系统设计、电路设计、版图设计到流片验证的一套完整的数模混合电路设计流程,并掌握了18位高性能、低功耗的音频模数转换器这一高端通用芯片的完全自主知识产权。

论文目录

  • 致谢
  • 摘要
  • ABSTRACT
  • 1 绪论
  • 1.1 课题意义
  • 1.2 课题技术背景
  • 1.3 ∑△调制技术的历史与发展趋势
  • 1.4 本论文的主要工作
  • 1.5 论文安排
  • 2 模数转换器
  • 2.1 A/D转换器的性能指标
  • 2.1.1 A/D转换器的静态特性
  • 2.1.2 A/D转换器的动态特性
  • 2.2 A/D转换器的结构类型
  • 2.2.1 并行型(或闪烁型)A/D转换器
  • 2.2.2 分级比较型A/D转换器
  • 2.2.3 流水线型A/D转换器
  • 2.2.4 逐次逼近型A/D转换器
  • 2.2.5 双积分型A/D转换器
  • 2.2.6 过采样A/D转换器
  • 2.3 ∑△调制器
  • 2.3.1 一阶∑△调制器
  • 2.3.2 二阶∑△调制器
  • 2.3.3 高阶单环∑△调制器
  • 2.3.4 级联∑△调制器
  • 2.3.5 多位∑△调制器
  • 2.4 本章小结
  • 3 ∑△调制器的误差机制
  • 3.1 ∑△调制器中的误差机制
  • 3.2 影响量化噪声传输函数的非理想因素
  • 3.2.1 运放有限直流增益
  • 3.2.2 电容失配
  • 3.3 积分器动态特性引入的误差
  • 3.3.1 积分器瞬态响应模型
  • 3.3.2 不完全建立噪声
  • 3.3.3 压摆率引入失真
  • 3.4 热噪声
  • 3.4.1 采样系统中的噪声功率谱密度
  • 3.4.2 开关电容积分器的输入等效热噪声
  • 3.4.3 开关电容∑△调制器的热噪声
  • 3.5 其他噪声和失真机制
  • 3.5.1 由于电容非线性引入的谐波失真
  • 3.5.2 由于运放非线性开环增益引入的失真
  • 3.5.3 时钟抖动引入的噪声
  • 3.6 本章小结
  • 4 高分辨率∑△调制器系统设计
  • 4.1 结构选择
  • 4.2 2-1级联调制器原型设计
  • 4.3 信号缩放
  • 4.4 行为仿真
  • 4.4.1 热噪声分析
  • 4.4.2 积分器的非理想性
  • 4.5 本章小节
  • 5 ∑△调制器电路设计与版图设计
  • 5.1 2-1级联∑△调制器电路实现
  • 5.2 电路模块设计
  • 5.2.1 采样电路
  • 5.2.2 开关电路的设计和优化
  • 5.2.3 电容的设计和优化
  • 5.2.4 跨导放大器
  • 5.2.5 参考电流源
  • 5.2.6 比较器
  • 5.2.7 时钟电路
  • 5.3 整体仿真验证
  • 5.4 版图设计
  • 5.4.1 隔离与屏蔽
  • 5.4.2 对称性考虑
  • 5.4.3 版图总体布局
  • 5.5 本章小结
  • 6 数字抽取滤波器设计
  • 6.1 抽取滤波器结构
  • 6.1.1 梳状滤波器
  • 6.1.2 半带滤波器
  • 6.2 抽取滤波器原型设计
  • 6.3 抽取滤波器实现
  • 6.4 本章小结
  • 7 芯片实现与测试结果
  • 7.1 测试方案
  • 7.2 测试结果
  • 7.3 结论
  • 8 总结及展望
  • 8.1 研究成果总结
  • 8.2 对未来工作的展望
  • 参考文献
  • 作者简历及在学期间所取得的科研成果
  • 相关论文文献

    标签:;  ;  ;  ;  ;  ;  ;  ;  

    高性能、低功耗∑△模数转换器的研究与实现
    下载Doc文档

    猜你喜欢