标准数字CMOS工艺，60M采样10bit精度流水线ADC的设计

论文摘要

集成电路推动了现在社会的发展,使得各种电器系统因为集成电路的使用可以具有更多的功能,更加的小型化及具有更好的稳定性。作为联系外界模拟信号和电路处理系统间不可缺少的接口转换电路,ADC(Analog to Digital Converter)在集成电路设计中占有非常重要的作用。流水线ADC在ADC的设计中是较为广泛使用的架构,可以适用于中/高速频率,高精度的广泛应用环境,对该架构ADC进行研究是非常有意义的。本文根据实际的项目设计需求,设计适用于视频应用的高速10bit Pipeline ADC,在本文中主要研究分析Pipeline ADC设计中的主要模块的性能要求和非理想因数的影响,并进行建模和电路的设计。首先,本文简单的介绍了Pipeline ADC的原理。针对Pipeline ADC的主要模块:开关电容采样模块和求差放大电路中的运放电路,以及基准电压驱动电路进行了性能分析。对采样电路的噪声,非线性,时钟抖动等主要问题进行分析;对运放电路的噪声,非线性,时域工作方式进行了分析,并都给出了相应的推导的公式。然后利用得到的分析结果和推导的公式,使用simulink分别建立可仿真的系统模型,该模型可以根据不同的设计要求做参数的修改。最后为了满足实际的应用,根据已分析和仿真的结果完成了电路的设计,并且达到了要求的结果。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 ADC 的概述
• 1.2 本次设计的应用环境
• 1.3 本文架构
• 第二章 PIPELINE ADC 简单介绍
• 2.1 ADC 的介绍和参数
• 2.2 Pipeline ADC 的简单原理
• 2.3 本章小节
• 第三章 主要模块的设计分析
• 3.1 开关电容采样电路性能
• 3.1.1 时钟馈通效应
• 3.1.2 沟道电荷注入效应
• 3.1.3 MOS 开关的导通电阻的大小和线性的影响
• 3.1.4 采样电路噪声影响
• 3.1.5 采样时钟抖动的影响
• 3.2 求差放大电路中的运放的性能
• 3.2.1 运放的增益要求
• 3.2.2 运放的SLEW RATE 和 SETTING TIME 的要求
• 3.2.3 运放的非线性的影响
• 3.2.4 运放的OFFSET 的影响
• 3.2.5 运放的噪声的影响
• 3.3 SUBADC 的分析
• 3.3.1 subADC 的比较的速度
• 3.3.2 比较器的OFFSET
• 3.4 SUBDAC 和基准电压驱动电路
• 3.5 本章小节
• 第四章 SIMULINK 的建模
• 4.1 采样电路的SIMULINK 模型
• 4.1.1 采样电容非线性模型
• 4.1.2 采样电路的噪声模型
• 4.1.3 开关电容电路的时钟抖动模型
• 4.2 求差放大电路的模型
• 4.2.1 运放setting time 和slew rate 模型
• 4.2.2 运放的非线性模型
• 4.2.3 运放的噪声模型
• 4.3 基准电压驱动电路的模型
• 4.4 本章小节
• 第五章 ADC 电路设计
• 5.1 采样电容的大小
• 5.2 运放的设计
• 5.3 subADC 的设计
• 5.4 Pipeline ADC 电路的仿真结果
• 5.5 本章小节
• 第六章 结束语
• 6.1 本文的主要工作
• 6.2 后续研究工作
• 参考文献
• 致谢
• 攻读硕士学位期间已发表或录用的论文