论文题目: SOC中的连线模型与面向布局布线的设计方法及时延/功耗优化方法研究
论文类型: 博士论文
论文专业: 通信与信息系统
作者: 韩晓霞
导师: 姚庆栋
关键词: 系统芯片,连线设计,版图设计,时序收敛,层次式设计,展平式设计
文献来源: 浙江大学
发表年度: 2005
论文摘要: 在以超深亚微米工艺和IP核复用技术为支撑的系统芯片(SOC)设计中连线设计变得越来越重要。本文主要针对SOC中的连线模型以及从连线设计角度对版图设计中的时延、功耗以及设计方法进行研究。 深亚微米工艺下连线时延是引起时序收敛问题的主要原因,在芯片的设计初期就要考虑连线设计对芯片性能的影响。为了能尽早地对连线时延进行分析和优化,提出了一种从库中提取数据构建针对具体工艺、具体库的连线时延模型的方法。以/UMC/0.18μm工艺下的VST(Virtual Silicon Technology)库为例,在创建计算简单方便又非常精确的连线时延模型基础上,采用加倒相器的时延优化技术可以获得比采用版图设计工具更佳的优化结果。由于SOC芯片具有的规模大的特点,因此要求采用层次式版图设计方法。在研究层次式版图设计技术基础上,提出了一个以连线设计为核心能实现时序收敛的SOC设计流程。此外,针对时序余量较小的芯片,基于展平式和层次式版图设计技术提出了一种有利于时序收敛的区域约束式版图设计方法。 论文具体章节安排如下: 第一章:从集成电路工艺和设计方法发展的角度出发,对SOC设计的特点、设计流程进行了简述,着重分析了SOC设计面临的挑战。然后,对连线性能随工艺发展的变化趋势进行了讨论。最后,从合理分配金属资源、提高EDA工具性能和采用新型系统结构的角度,对如何解决全局连线中出现的时延问题进行了探讨。 第二章:提出了从库中提取数据建立门延模型和连线时延模型的方法。该方法能对特定工艺下的库中的连线性能进行分析。针对时延急剧增加的长连线,分别以最优时延和最优时延能量积为目标,提出了两种不同的优化方法,由此建立的连线优化模型不仅计算非常简单方便,而且与工具的分析结果相当吻合。 第三章:在结合实际逻辑电路基础上,提出了跨模块的路径时延模型以及以最优路径时延和最优路径时延能量积为目标的跨模块的路径优化方法。由于路径优化方法中采用的是引入时延和功耗最小的倒相器作为中继器,与采用缓冲器作为中继器的版图设计工具相比可以获得更好的优化结果。 第四章:在研究层次式版图设计技术基础上,提出了一个以连线设计为核心能实现时序收敛的SOC设计流程。在提出的流程中,为适应SOC芯片规模大的要求,通过合理的物理层次重构,将版图划分成模块级和芯片级两个层次,由此可以针对模块级的局部连线和芯片级的全局连线的各自特点分别描述和优化。此外,在分析芯片的系统结构、模块的接口电路和总线实现方式基础上,利用提出的连线时延模型对全局连线时延进行估计来指导芯片的布局规划和模块间的接口电路设计,并采用自上而下的约束分配获取精确的模块级时序约束,从而实现时序的快速收敛。最后,以ADTB_C信道解调解码芯片为例,对提出的设计流程进行了验证。 第五章:在展平式和层次式版图设计基础上提出了一种基于区域约束的版图设计方法,并开发了相应的设计流程。通过引入层次式设计中的布局规划设计步骤,将布局规划结果转换成对模块的区域约束,使各模块约束在版图的特定区域内以提高逻辑综合阶段预估模块内局部连线时延的准确性,同时通过自上而下的约束分配可以获取准确的模块级约束,模块间的全局连线用版图设计工具优化,由此达到时序快速收敛的目的。布局规划时为了能更好地设置区域约束,对线负载模型与模块大小、形状的关系进行了研究。最后,仍以ADTB_C信道解调解码芯片为例,在商用软件平台上对该设计方法及设计流程进行了验证。 最后是全文总结和工作展望。
论文目录:
摘要
ABSTRACT
目录
第一章 绪论
1.1 SOC设计概述
1.1.1 工艺和设计方法的发展
1.1.2 SOC的出现
1.1.3 SOC的特点
1.1.4 SOC的设计流程
1.1.5 SOC设计面临的挑战
1.2 SOC设计中的连线问题
1.2.1 连线性能受工艺发展的影响
1.2.2 连线时延对SOC设计的影响
1.3 本文的内容安排和主要研究成果
第二章 连线设计
2.1 连线的电学特性
2.1.1 电阻
2.1.2 电容
2.1.3 电感
2.2 连线对电路性能的影响
2.2.1 门延模型
2.2.2 连线时延
2.2.3 流水级RTL结构
2.2.4 信号耦合噪声
2.3 连线性能的优化
2.3.1 最优时延
2.3.2 时延与能量的关系
2.3.3 最优时延能量积
2.3.4 设计实例
2.4 本章小结
第三章 跨模块的路径时延估计和优化
3.1 全局连线的电路模型和分类
3.1.1 全局连线的电路模型
3.1.2 全局连线的分类
3.2 扇出数为1的全局连线
3.2.1 扇出数为1的跨模块的路径时延计算模型
3.2.2 扇出数为1的跨模块的路径优化模型
3.3 多扇出数的全局连线
3.3.1 多扇出数的跨模块的路径时延计算模型
3.3.2 多扇出数的跨模块的最优路径时延
3.3.3 多扇出数的跨模块的最优路径时延能量积
3.3.4 多扇出数连线网络的拓扑结构
3.4 设计实例
3.4.1 用提出的模型进行优化
3.4.2 与版图设计工具的优化结果比较
3.5 本章小结
第四章 层次式版图设计
4.1 展平式版图设计
4.2 层次式版图设计
4.2.1 物理层次重构
4.2.2 布局规划
4.2.3 约束分配
4.2.4 时序模型
4.2.5 层次式时钟综合的实现
4.3 传统设计流程
4.4 SOC设计新流程
4.4.1 新流程简介
4.4.2 新流程中的时序收敛
4.5 设计实例
4.5.1 ADTB_C芯片的系统结构
4.5.2 ADTB_C芯片的版图设计
4.6 本章小结
第五章 区域约束式版图设计
5.1 区域约束式版图设计流程
5.2 线负载模型与模块大小、形状的关系
5.2.1 逻辑综合阶段的连线模型——线负载模型
5.2.2 线负载模型与模块大小、形状的关系
5.3 设计实例与实验结果
5.3.1 布局规划和区域约束生成
5.3.2 线负载模型生成
5.3.3 版图生成
5.4 本章小结
全文工作总结和展望
参考文献
攻读博士学位期间发表的论文
攻读博士学位期间参加的科研工作
致谢
附录A 逻辑综合阶段的时延计算模型
附录B 连接点在不同位置时多扇出数跨模块路径的时延计算公式
发布时间: 2005-07-27
参考文献
- [1].可编程逻辑核版图自动生成方法研究[D]. 温宇杰.复旦大学2005
- [2].适用于超深亚微米集成电路制造与验证流程的光学邻近修正方法研究[D]. 陈晔.浙江大学2008
相关论文
- [1].基于SOC的实时操作系统的研究[D]. 高丰.浙江大学2002
- [2].可复用IP核以及系统芯片SOC的测试结构研究[D]. 陆思安.浙江大学2003
- [3].基于SOC架构的可测性设计方法学研究[D]. 徐磊.清华大学2002
- [4].基于SystemC的集成电路设计方法研究[D]. 钟涛.电子科技大学2003
- [5].行为逻辑层上的SOC低功耗设计[D]. 张宇弘.浙江大学2004
- [6].32位嵌入式CPU的超深亚微米物理实现与验证[D]. 张培勇.浙江大学2005
- [7].可编程媒体处理系统芯片（SoC）结构设计研究[D]. 蒋志迪.浙江大学2005
- [8].系统芯片（SOC）内嵌数字芯核的测试数据压缩技术研究[D]. 胡兵.电子科技大学2005
- [9].SoC软/硬件协同设计方法研究[D]. 詹瑾瑜.电子科技大学2006
- [10].可重构SoC设计技术研究[D]. 古海云.东南大学2006