论文题目: 基于Boole过程的考虑互连效应的EDA方法研究
论文类型: 博士论文
论文专业: 计算机应用技术
作者: 冯刚
导师: 马光胜
关键词: 过程,互连效应,逻辑模拟,详细布线,功耗估计
文献来源: 哈尔滨工程大学
发表年度: 2005
论文摘要: 在VDSM工艺下,对IC电路进行逻辑级模拟验证、测试生成、布局和布线等技术处理时,均要考虑互连效应所产生的影响,只有这样才能较真实地反映电路的特性。本文对Boole过程论中的波形计算进行了扩展,运用该理论研究上述四方面技术中的考虑互连效应的新算法。 互连效应,特别是其中的串扰问题对电路的逻辑和时序有着严重的影响,仅凭传统的逻辑级模拟已经不能反映电路的真实情况。目前的模拟验证技术必须考虑互连效应。而准确地考虑这些因素还必须要做模拟布图。耦合电容和动态的信号跳变情况是产生串扰的两个重要因素,其中后者决定了串扰能否发生,因此通过逻辑级模拟产生的波形关系对串扰估计和优化就具有了重要作用。运用考虑互连效应的模拟所获得的信号跳变数可以较为准确地估计电路的功耗。 本文提出了基于Boole过程论的逻辑级模拟验证方法。针对冒险检测、反馈环路的处理、伪路径识别和惯性延迟冲突等波形模拟中的关键问题,采用基于Boole过程的方法进行描述、分析和解决。冒险检测定理给出了通过波形运算检测电路中冒险现象的形式化方法;分时片处理法和波形递增算法解决了Boole过程在处理电路中反馈环问题上的缺陷;伪路径识别算法能够有效地发现电路网表中的冗余部分;而惯性冲突消除法能使信号波形的描述更加准确。本文运用这些概念和结论设计了并行逻辑级模拟基本算法。该算法不需要对初始数据进行划分,而是利用活动元件计算的高度并行性在模拟过程中动态地形成活动元件队列的方法进行并行计算。本算法通过对队列中的元素计算调度优先权的方法提高了并行加速比。 为了模拟互连效应下的逻辑波形,本文将互连线看作一个元件,定义了其上的原始波形、串扰波形和互连传输门。在给定工艺和版图信息的条件下,提出了基于Boole过程中波形表示的互连线上的串扰波形计算方法。定义了逻辑-串扰关系图,将逻辑级模拟基本算法和串扰计算结合起来,并通过该图完成了考虑互连效应的逻辑波形模拟。本文使用VHDL描述了互连线串
论文目录:
第1章 绪论
1．1 课题的研究意义
1．2 论文中涉及到的 EDA技术
1．2．1 逻辑模拟验证
1．2．2 故障测试
1．2．3 布局
1．2．4 布线
1．2．5 低功耗设计
1．2．6 底层相关的设计
1．3 Boole过程论
1．3．1 Boole过程的基本理论
1．3．2 Boole过程论的发展现状
1．4 本文的主要内容与结构安排
第2章 基于 Boole过程的逻辑级模拟验证
2．1 引言
2．2 模拟模型和算法的数据结构
2．3 逻辑模拟中关键问题的处理
2．3．1 冒险检测
2．3．2 反馈环路处理
2．3．3 伪路径识别
2．3．4 惯性延迟处理
2．4 算法描述和模拟实例
2．5 传统模拟和基于 Boole过程模拟的比较
2．6 基于 Boole过程论的并行逻辑级模拟验证
2．6．1 活动元件队列和调度优先权
2．6．2 并行算法和实例
2．7 本章小结
第3章 考虑互连效应的逻辑级模拟和测试
3．1 引言
3．2 互连线元件和互连延时模型
3．3 考虑互连效应的逻辑波形模拟
3．3．1 互连线串扰波形的计算
3．3．2 逻辑-串扰关系图
3．3．3 考虑互连效应的逻辑级模拟算法
3．4 在 VHDL中实现串扰延迟模拟
3．4．1 元件布图信息的VHDL描述
3．4．2 串扰延迟计算的VHDL描述
3．5 考虑串扰因素的通路敏化的测试波形生成
3．5．1 敏化路径上的波形集计算
3．5．2 串扰条件下敏化测试波形的生成
3．5．3 算法实例
3．6 本章小结
第4章 串扰优化的详细布线
4．1 引言
4．2 网格模式下的双层通道布线问题
4．2．1 水平约束和垂直约束
4．2．2 干和枝的重叠和距离
4．3 最小化串扰的目标函数和约束条件
4．4 基于布线生成树求解串扰优化的布线方案
4．5 基于改进遗传算法的串扰优化通道布线
4．5．1 编码和选择
4．5．2 交配和变异
4．5．3 改进策略
4．5．4 算法描述和实验结果
4．6 动态串扰优化的开关盒布线
4．6．1 线网的分类和参数表示
4．6．2 活动布线
4．6．3 确定布线
4．6．4 算法和实验结果
4．7 详细布线中关键路径上的动态串扰优化
4．8 本章小结
第5章 线长和功耗优化的宏模块布局
5．1 引言
5．2 线长模型
5．3 单元功耗的估计和定位
5．4 结群与合并
5．4．1 二元结群
5．4．2 多元结群
5．4．3 单元合并
5．5 布局优化算法
5．6 实验结果
5．7 本章小结
结论
参考文献
攻读博士学位期间发表的论文和取得的科研成果
致谢
个人简历
发布时间: 2005-10-21
参考文献
- [1].面向FPGA设计及应用的EDA关键技术研究[D]. 陈迅.国防科学技术大学2011
相关论文
- [1].集成电路低功耗设计可逆逻辑综合及性能分析[D]. 胡靖.哈尔滨工程大学2008
- [2].超大规模集成电路若干布线算法研究[D]. 庄昌文.电子科技大学2001
- [3].布尔过程论及其在复杂高速芯片设计自动化应用中的研究[D]. 杜振军.哈尔滨工程大学2003
- [4].基于SystemC的集成电路设计方法研究[D]. 钟涛.电子科技大学2003
- [5].EDA中高层次综合算法及两种时序综合理论比较研究[D]. 黄少滨.哈尔滨工程大学2004
- [6].SOC中的连线模型与面向布局布线的设计方法及时延/功耗优化方法研究[D]. 韩晓霞.浙江大学2005
- [7].高性能低功耗VLSI结构和互连线研究[D]. 王颀.复旦大学2005
- [8].系统芯片（SOC）内嵌数字芯核的测试数据压缩技术研究[D]. 胡兵.电子科技大学2005
- [9].电源网格快速建模与EDA工具的硬件加速技术研究[D]. 王锐.合肥工业大学2006
- [10].极大规模集成电路全局互连线设计与优化算法研究[D]. 蔡懿慈.中国科学技术大学2007