基于FPGA的H.264视频解码器的研究与实现

论文摘要

近年来,随着宽带网络的普及和多媒体技术的发展,视频压缩编码技术成为人们研究的热点。由于编解码算法复杂度的提高,尤其是本文研究的H.264/AVC视频标准,需要处理的数据量很大,用一般的软件来实现会比较慢,而ASIC芯片价格较昂贵,使用灵活性欠缺,通用性和升级性较差,并涉及到知识产权等一系列问题。所以在硬件平台上进行视频图像压缩编码的设计无论是在实践还是在理论研究方面都具有重大意义。本文针对基本档次的H.264解码器中的几个关键模块的硬件实现进行了研究,完成了解码器整个框架搭建,在PC机上对其进行了仿真验证,最后移植到硬件平台实现了初步的解码显示。本文首先详细阐述了视频编解码标准的发展,并介绍了实现视频编解码的几种方式,从而确立了本文研究的意义。接着对视频编码的基本原理进行了简单的阐述,着重对H.264标准进行了较为系统的介绍,包括编解码流程,主要框架及采用的具体技术等,这是整个论文的理论基础。然后简要介绍了FPGA设计技术,详细阐述了基本档次的H.264/AVC解码中熵解码、帧内预测解码、帧间预测解码和去块效应滤波几个关键模块的硬件设计,此外还给出每个部分的模块化程序结构图,并依次对各模块进行了综合。最后完成完整的H.264解码器的硬件设计,并对其进行了仿真验证和综合,进行了初步的性能分析,接着在简要介绍了本文使用的FPGA硬件平台基础上,详述了H.264/AVC解码器移植到平台上的过程及其中的关键技术,最后完成了解码显示。本文设计的H.264硬件解码器程序未经过优化,只能支持QCIF格式的视频码流解码,且由于时间有限,借助了软件通过USBBlaster进行码流的搬移。下一步的研究目标是优化解码程序并完善整个系统框架争取实现标清、高清视频在该平台的解码显示。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 选题的背景与意义
• 1.2 国内外编解码研究现状
• 1.3 视频编解码实现方式
• 1.4 本文结构
• 第二章 H.264/AVC 视频压缩标准
• 2.1 H.264/AVC标准的产生
• 2.2 H.264 视频编码标准简介
• 2.3 H.264 视频编解码器结构
• 2.4 H.264 关键技术
• 2.5 小结
• 第三章 H.264/AVC 解码器主要模块硬件设计
• 3.1 FPGA数字设计技术
• 3.1.1 FPGA 的设计流程
• 3.1.2 硬件描述语言
• 3.1.3 面向FPGA 的EDA开发工具
• 3.2 熵解码模块设计
• 3.2.1 CAVLC解码算法
• 3.2.2 CAVLC解码器硬件结构
• 3.2.3 性能分析
• 3.3 帧内预测解码模块设计
• 3.3.1 帧内预测解码算法
• 3.3.2 帧内预测解码器的硬件结构
• 3.3.3 性能分析
• 3.4 帧间预测解码模块设计
• 3.4.1 帧间预测解码算法
• 3.4.2 帧间预测解码器的硬件结构
• 3.4.3 性能分析
• 3.5 去块效应滤波模块设计
• 3.5.1 去块效应滤波算法
• 3.5.2 去块效应滤波器硬件结构
• 3.5.3 性能分析
• 3.6 小结
• 第四章 H.264/AVC 解码器仿真与硬件平台实现
• 4.1 H.264/AVC解码器实现总述
• 4.2 解码器仿真与综合
• 4.2.1 仿真
• 4.2.2 综合
• 4.3 H.264/AVC视频解码器硬件平台实现及关键技术
• 4.3.1 基于FPGA的硬件平台介绍
• 4.3.2 H.264/AVC视频解码硬件平台实现过程及关键技术
• 4.3.3 结果与分析
• 4.4 小结
• 第五章 总结与展望
• 致谢
• 参考文献