深亚微米SoC芯片的低功耗物理设计

论文摘要

时序、面积和功耗是芯片设计中的重要因素,随着半导体工艺的进步,功耗因素在芯片设计中的关注度逐渐增高。业界已经有一套低功耗设计方法,我们在一款低功耗芯片的设计实现以及验证流程中,使用了基于IEEE 1801标准Unified Power Format (UPF)的部分技术,成功的完成了从RTL到GDSII的全部讨程,芯片已经完成投片并进行了测试,测试表明芯片一切正常工作,从而验证了所用到的低功耗设计方法的可行性。本文先介绍了物理设计中的低功耗技术,描述了CMOS电路功耗的组成,包括动态功耗与静态功耗以及它们之间的矛盾。介绍了门控时钟、多阈值电压逻辑、多供电电压和门控电源等低功耗设计的技术。分析了多电压供电的策略和设计中遇到的困难,对常用的电平转换单元进行了描述。电源门控技术是比较复杂的一种低功耗设计方法,其中还用到了许多特殊的电源管理器件,如MTCMOS、隔离单元、保持寄存器等,而且电源开关网络的控制和门控电源控制器的设计都要经过深入的研究。本文介绍了Synopsys基于UPF的低功耗设计流程,对UPF文件的内容进行详细的分析。UPF描述了设计的功耗意图,如芯片电源管理的供电网络,隔离单元、电平转换单元的插入,电源开关单元等各个方面。它指定如何为各个设计建立电源网络,各个电源线之间的行为,以及用来支持设计动态电源关断额外的逻辑功能等。UPF并不提供布局布线的信息,和RTL描述设计也是分开的。UPF文件主要的内容包括：对电压域的描述,对电源网络的描述,对电源关断单元的描述,对隔离单元的描述,对电平转换单元的描述,对电源状态的描述。最后利用Synopsys的EDA平台对SEP6010B芯片进行低功耗物理设计,包括布图规划,电压域的创建,电源关断单元的插入、布局以及控制信号的连接,电源网络综合和分析,布局,时钟树综合,布线。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题背景及意义
• 1.2 低功耗设计的研究现状
• 1.3 本文的主要内容
• 第二章 物理设计中的低功耗技术
• 2.1 CMOS电路功耗
• 2.1.1 CMOS电路功耗的组成
• 2.1.2 动态功耗和静态功耗之间的矛盾
• 2.2 门级低功耗物理设计技术
• 2.2.1 门控时钟技术
• 2.2.2 其它门级功耗优化技术
• 2.3 多阈值电压逻辑
• 2.4 多供电电压技术
• 2.4.1 多电压策略
• 2.4.2 多电压设计的困难
• 2.4.3 电平转换单元
• 2.5 电源门控技术
• 2.5.1 细调电源门控和粗调电源门控
• 2.5.2 隔离单元
• 2.5.3 状态保持和恢复
• 2.5.4 电源门控的挑战
• 第三章 基于UPF的低功耗物理设计分析
• 3.1 UPF的特征
• 3.2 Synopsys基于UPF的低功耗设计流程
• 3.3 UPF文件的内容
• 3.3.1 电压域的描述
• 3.3.2 电源网络的描述
• 3.3.3 电源关断单元的描述
• 3.3.4 隔离单元的描述
• 3.3.5 电平转换单元的描述
• 3.3.6 电源状态的描述
• 3.4 静态时序分析
• 第四章 SEP6010B芯片的低功耗物理设计
• 4.1 SEP6010B芯片概述
• 4.1.1 芯片主要功能
• 4.1.2 芯片的低功耗设计方案
• 4.2 UPF低功耗流程在本芯片中的应用
• 4.3 版图布局预规划
• 4.4 UPF对芯片设计意图的描述
• 4.4.1 UPF对电源域的描述
• 4.4.2 UPF对电源网络的描述
• 4.4.3 UPF对门控电源的描述
• 4.4.4 UPF对隔离单元的描述
• 4.4.5 UPF对电源状态的描述
• 4.5 芯片布局布线的实现
• 第五章 总结与展望
• 参考文献
• 致谢
• 攻读学位期间发表的学术论文