论文摘要
高速数字成像系统在现实生活中有着广泛的应用前景。本文设计了一套可行的高速数字成像系统,并对其中的关键技术进行研究与实现,主要包括微处理器控制单元、图像获取单元、以及图像处理单元等。在系统设计中,采用DSP芯片实现对整个系统的控制和管理,完成系统的初始化、图像数据采集、串行通信功能。可编程逻辑门阵列（FPGA）用来完成必要的地址译码和片选、图像传感器的时序逻辑控制、图像数据格式的转换功能,DSP芯片的自启动（Boot Loader）过程也需要FPGA配合来实现。FPGA芯片的使用增加了系统的灵活性和功能可扩展性。图像获取单元采用Cypress公司生产的CYII5FM-1300A芯片。通过配置芯片内部的寄存器可以对图像的起始位置、曝光时间、图像大小和图像亮度增益等参数进行控制,同时通过功能验证寄存器,能够方便的验证CMOS图像传感器是否正常工作。通过对内部寄存器进行优化设置,可以获得满足要求的高速数字图像。利用DSP对获取的图像进行了增强处理,提高了图像的清晰度。通过实验比较,经过处理后的图像比原图像的纹理和细节更加清晰,视觉效果也更好。可靠性在现代系统设计中占据着重要地位。本文在系统设计过程中充分考虑了可靠性设计问题,从芯片的选取和电路板的PCB设计两个方面进行了研究。本文最后从软件和硬件两个方面对系统进行了优化设计,软件优化主要是针对如何减少程序的运行时间;硬件系统优化主要是针对减小电路板芯片的使用数量、减小电路板面积和降低系统的功耗。
论文目录
摘要Abstract第1章 绪论1.1 课题研究的目的和意义1.2 国内外成像系统技术的研究现状及分析1.2.1 数字信号处理技术的发展1.2.2 国内外数字成像系统的研究现状1.3 论文的结构第2章 硬件系统设计2.1 数字成像设备的基本结构2.2 图像采集单元2.2.1 CYII5FM1300A 性能介绍2.2.2 图像传感器 CYII5FM1300A 的寄存器设置2.2.3 CMOS图像传感器的原理设计图2.3 中央处理单元DSP2.4 FPGA控制单元2.5 FPGA配置芯片2.6 数据缓冲芯片FIFO2.7 程序存储芯片FLASH2.8 串行通信芯片（UART）2.9 电源管理芯片2.10 系统实物图2.11 本章小结第3章 系统软件设计3.1 DSP软件设计3.1.1 DSP系统初始化3.1.2 CMOS 图像传感器初始化程序2C总线的软件实现程序'>3.1.3 I2C总线的软件实现程序3.1.4 中断程序3.2 FPGA软件设计3.2.1 地址译码和片选3.2.2 图像数据8 位并16 位转换程序3.2.3 CMOS图像传感器控制时序产生3.2.4 三分频模块3.3 DSP自启动设计Boot Loader3.3.1 Boot Loader模式3.3.2 8-bit 并口自启动设计3.3.3 生成可载入的DSP程序二进制文件3.4 本章小结第4章 图像处理算法实现4.1 图像质量评价4.2 图像处理算法4.2.1 直方图均衡化4.2.2 拉普拉斯算子4.3 图像处理结果分析4.4 本章小结第5章 系统可靠性设计及系统优化5.1 系统可靠性设计5.1.1 芯片可靠性计算5.1.2 高速PCB板的优化布线5.2 软件优化5.2.1 DMA机制5.2.2 C语言和汇编语言混合编程5.3 硬件优化5.3.1 格雷码计数器5.3.2 异步FIFO程序设计5.4 本章小结结论参考文献附录 格雷码计数器RTL仿真图致谢
相关论文文献
标签：图像传感器论文; 高速图像采集论文; 图像处理论文; 系统优化论文;
