数字视频信号解码电路的设计与实现

论文摘要

数字视频信号的解码系统采用专用的解码芯片完成MPEG2的解码，MPEG2的数字视频信号通过解码芯片后，输出的PAL／NTSC制式的模拟视频信号经过放大后直接输出在A／V端子上，可以通过监视器进行直接观看输出的视频信号，对解码后的数字音频信号进行D／A转换后输出在A／V端子上。在设计中采用FPGA进行系统的时序变换，对PS流的信号进行控制信号的转换，使输入端的PS信号能够符合解码芯片的输入时序要求。对HIF总线的时序、PCM串行总线的时序、I2C总线的时序进行模拟，使得MCU能够访问系统的各个模块，从而进行系统的配置和设置。用汇编语言编写的MCU程序通过模拟I2C总线与FPGA进行接口，通过FPGA的时序变换后就可以控制整个系统，完成系统的配置。压缩信号的获取通过一块由专用视频压缩芯片组成的系统中获取，通过串口对压缩系统进行下载和配置，使输出的信号符合解码的要求。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 论文研究背景及意义
• 1.2 国内外研究概况
• 1.3 论文的主要工作
• 1.4 电视信号的信号组成
• 1.5 视频压缩采用的方法
• 1.6 Mpeg2码流
• 2 系统整体方案的设计及MB86373
• 2.1 系统硬件的设计
• 2.2 视频放大部分
• 2.3 音频D/A模块
• 2.4 MB86373
• 2.4.1 MB86373概述
• 2.4.2 MB8637内部各个模块的功能
• 2.4.3 MB86373各引脚的功能
• 2.5 对MB86373的操作
• 3 FPGA和其它电路
• 3.1 FPGA在系统中的功能
• 3.1.1 FPGA复位模块
• 3.1.2 FPGA的DEC模块
• 3.1.3 配置PCM1723的模块
• 3.1.4 ESP模块
• 3.1.5 FPGA的CNT模块
• 3.1.6 FPGA的EXPORT模块
• 3.1.7 FPGA的ESTR模块
• 3.2 MCU模块
• 3.3 电源设计
• 4 编码板部分
• 4.1 编码板的系统组成
• 4.2 视频压缩芯片MB86390
• 4.2.1 MB86390简介
• 4.2.2 MB86390内部结构
• 4.2.3 MB86390启动模式
• 4.2.4 串行下载与在线调试的实现
• 4.3 SAA7113
• 4.3.1 SAA7113介绍
• 4.3.2 对SAA7113的配置
• 5 调试
• 5.1 FPGA的配置
• 5.1.1 FPGA的配置方式
• 5.1.2 FPGA配置过程
• 5.1.3 被动串行（PS）方式
• 5.1.4 ByteBlaster并口下载电缆
• 5.2 串口
• 5.2.1 RS232概述
• 5.2.2 RS232C的电气特性
• 结论与展望
• 致谢
• 参考文献