Avalon/Wishbone总线转换桥的设计

论文摘要

随着集成电路设计进入到系统芯片(SOC)时代,板级系统的总线互连结构也发展成为系统芯片的层次化总线体系—片上总线。不同的IP被集成到片上总线的不同层次上,不同层次总线之间采用总线桥设备来连接。伴随技术的发展,单一总线体系下的IP设计与复用已经不能满足实际应用的需要,一个IP核在不同的总线体系下不能通用。不同总线体系间的通信需求成为了新的技术瓶颈。片上总线的种类很多,为了解决基于单一片上总线协议下设计出的IP核无法在其他总线协议下通用的问题,我们可以设计不同种类总线协议间的总线转换桥来解决这个问题。总线转换桥的概念就是搭建一个既有桥的功能并且还能实现总线协议间转换的系统级总线转换桥。这里提出的总线协议并非是系统总线与外设总线之间的桥接,而是不同总线体系之间的桥接,属于系统总线之间的协议转换。论文的主要工作是在研究和分析当前几种使用较多、影响力较大的总线协议基础上,以Avalon总线和Wishbone总线为基础,建立Avalon/Wishbone总线转换桥的模型。总线转换桥的设计包括Avalon从状态机、Wishbone主状态机和寄存器缓冲区等模块的设计工作。论文最终完成了两个不同协议的总线转换桥的设计,并研究了功能验证的一般技术,为片上总线的互连技术研究积累了一定的经验,为多总线间的总线转换桥的研究奠定了基础。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 SOC 与片上总线
• 1.1.1 SOC 是集成电路的必然发展
• 1.1.2 片上总线与传统片内总线的比较
• 1.1.3 片上总线与板级总线
• 1.1.4 片上总线的设计要点
• 1.2 SOC 片上总线介绍
• 1.2.1 CoreConnect 总线
• 1.2.2 AMBA 总线
• 1.2.3 OCP 总线
• 1.2.4 Wishbone 总线
• 1.2.5 Avalon 总线
• 1.2.6 片上总线的特点
• 1.3 总线桥的引入
• 1.3.1 总线桥的结构与性能
• 1.3.2 片上总线转换桥与传统总线桥的区别
• 1.4 本课题研究现状和意义
• 1.5 本课题主要研究内容
• 第2章 AVALON 总线及WISHBONE 总线协议分析
• 2.1 AVALON 总线
• 2.1.1 Avalon-MM 总线信号及时序分析
• 2.1.2 Avalon-ST 总线信号及时序分析
• 2.2 WISHBONE 总线
• 2.2.1 Wishbone 总线互联结构
• 2.2.2 Wishbone 总线信号分析
• 2.2.3 Wishbone 总线基本读写传输
• 2.3 总线仲裁协议
• 2.4 总线转换桥设计方案
• 2.4.1 Avalon 总线和Wishbone 总线协议分析
• 2.4.2 总线转换桥设计方案选取
• 2.5 本章小结
• 第3章 AVALON/WISHBONE 总线转换桥设计
• 3.1 总线转换桥结构
• 3.1.1 总线转换桥在系统中的位置
• 3.1.2 总线转换桥系统结构
• 3.2 AVALON 从状态机
• 3.2.1 状态机概述
• 3.2.2 端口信号
• 3.2.3 Avalon 从状态机模块设计
• 3.3 AVALON/WISHBONE 总线转换桥寄存器缓冲区
• 3.3.1 端口信号
• 3.3.2 主寄存器组
• 3.3.3 预取寄存器组
• 3.3.4 寄存器缓冲区模块设计
• 3.3.5 寄存器缓冲区与两侧状态机之间的操作
• 3.4 WISHBONE 主状态机
• 3.4.1 端口信号
• 3.4.2 Wishbone 主状态机模块设计
• 3.5 本章小结
• 第4章 AVALON/WISHBONE 总线转换桥的设计验证
• 4.1 验证方法概述
• 4.1.1 基于仿真的验证
• 4.1.2 RTL 仿真
• 4.2 AVALON/WISHBONE 总线转换桥验证
• 4.2.1 测试平台与测试计划
• 4.2.2 写数据仿真结果
• 4.2.3 读数据仿真结果
• 4.3 本章小结
• 结论
• 参考文献
• 攻读硕士学位期间发表的学术论文
• 致谢