电视广播中重影消除技术运用与研究

论文摘要

几十年来,电视广播中的重影问题是烦人的问题之一,电视重影现象可视为回波干扰或者信道弥散现象,对模拟和数字广播、通信的质量产生很大的损伤。近年来消重影技术已发展到采用均衡技术进行滤波和补偿阶段,它将消重影技术与均衡改善画质技术结合进行图像处理。本文主要围绕电视广播中的重影消除与自适应均衡这一主题,遵循低压低功耗设计的基本原则,研制了视频重影消除均衡Soc芯片。本论文的主要工作体现在以下三个方面:1.设计了一种基于小波预处理GCR的重影消除系统。在进行信道估算前,先对参考信号进行小波去噪,再确定滤波器各抽头系数,数字化的信号然后被IIR和FIR滤波器进行去重影处理。采用该方法可以降低滤波器的抽头数,缩减重影消除系统的硬件要求,芯片的功耗也大大降低。采用该方法后,不但缩小了滤波器的训练时间,而且可以快速跟踪时变信道,大幅度降低了系统对硬件资源的要求,有着独特的优越性,在数字移动通信中具有重要的意义。2.研究了均衡器的结构设计,设计了一种分组活动抽头均衡器。在此基础上,设计了一款用于视频均衡的数字滤波器芯片,可完成信号的自适应均衡功能,采用Charted 3.3伏电压、0.35μm CMOS工艺生产制造,滤波器的有效面积为5.6 mm2,该滤波器可消除重影（回波）的范围是-6.15μs～+41.6μs。3.详细的研究了重影消除Soc芯片的功能设计与结构设计,芯片集成了DSP控制器、存储器、同步检测器、D/A、A/D及用户编程。整个Soc芯片采用3.3V电源电压、0.35um CMOS工艺生产制造;在典型工作频率下最大功耗为1.3W,采用80-pin的MQFP（Metric Quad Flat Package）封装,封装前的裸芯片（包括PAD在内）的尺寸为14mm x 20 mm。详细设计了以下几个芯片模块:（1）设计了一种10位150MHz流水线型ADC,其有效面积为2.8mm2,通过采用动态比较器,大大降低了电路的功耗。在采样保持电路中使用一种新颖的自举（bootstrap）开关,减小了失真,使得电路在输入信号频率很高时仍具有很好的动态性能.测试结果表明,积分非线性误差和微分非线性误差分别为1.15LSB和0.75LSB,在150MHz/s采样频率下,对80MHz信号转换的无杂散动态范围为52.4dB,功耗为97mW。（2）设计了一种10位200MHz电流舵DAC,采用了“6+4”的分段式结构和新型的开关策略,DAC的有效面积为0.91 mm2。测试结果表明,最大积分非线性误差和微分非线性误差分别为0.2LSB和0.3 LSB。在200MHz/s采样频率下,对100MHz信号转换的无杂散动态范围（SFDR）为55dB;在3.3V工作电压, 200MHz/s采样频率下,芯片的功耗为82 mW。（3）设计了Soc中的片上锁相环时钟产生器,在电源电压为2.53.3V,温度为0℃～75℃间性能良好,锁定时间小于6μs,可以在1075MHz范围内稳定工作。最后,对本论文的工作进行了总结。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 研究的背景和意义
• 1.2 研究的目的
• 1.3 本文的主要内容及结构安排
• 1.3.1 本文的主要内容
• 1.3.2 本文的结构安排
• 第2章 预备知识
• 2.1 重影消除关键技术简要概述
• 2.1.1 前言
• 2.1.2 重影消除原理
• 2.1.3 重影消除滤波器的结构
• 2.1.4 重影消除参考信号（GCR）
• 2.1.5 系数运算方法
• 2.2 自适应均衡技术简要概述
• 2.2.1 自适应均衡发展状况
• 2.2.2 均衡器算法简介
• 2.2.3 均衡技术简介
• 2.3 本章小结
• 第3章 基于小波处理的重影消除系统设计研究
• 3.1 小波去噪法探讨
• 3.1.1 引言
• 3.1.2 小波变换的定义
• 3.1.3 小波去噪方法研究
• 3.1.4 几种小波去噪方法的比较
• 3.1.5 结论
• 3.2 一种基于小波预处理GCR 的重影消除系统设计
• 3.2.1 引言
• 3.2.2 系统结构
• 3.2.3 仿真结果
• 3.2.4 结论
• 3.3 本章小结
• 第4章 自适应均衡器设计研究
• 4.1 分组活动抽头均衡器的设计
• 4.1.1 引言
• 4.1.2 基于LMS 的判决反馈均衡算法分析
• 4.1.3 活动抽头均衡器的设计
• 4.1.4 滤波器系数自适应更新方法
• 4.1.5 结论
• 4.2 数字滤波器芯片设计
• 4.2.1 引言
• 4.2.2 结构设计
• 4.2.3 滤波器组设计
• 4.2.4 均衡算法设计
• 4.2.5 滤波器芯片的制造
• 4.2.6 结论
• 4.3 本章小结
• 第5章 视频重影消除SOC 芯片设计研究
• 5.1 重影消除SOC 芯片的功能设计
• 5.1.1 前言
• 5.1.2 重影消除算法设计
• 5.1.3 芯片主要模块的功能设计
• 5.1.4 结论
• 5.2 高速A D C 结构设计技术
• 5.2.1 闪烁型（FLASH） ADC
• 5.2.2 两级（TWO-STEP）ADC
• 5.2.3 内插式（INTERPOLATING）ADC
• 5.2.4 折叠式（FOLDING） ADC
• 5.2.5 流水线（PIPELINE） ADC
• 5.2.6 SIGMA-DELTA ADC
• 5.2.7 高速ADC 结构的比较
• 5.2.8 高速ADC 的技术趋势
• 5.3 10 位150MHZ 流水线型ADC 设计
• 5.3.1 引言
• 5.3.2 结构设计
• 5.3.3 电路设计与仿真
• 5.3.4 测试结果
• 5.3.5 结论
• 5.4 10 位200MHZ 电流舵DAC 设计
• 5.4.1 引言
• 5.4.2 DAC 的结构设计
• 5.4.3 电流源设计
• 5.4.4 解码器设计
• 5.4.5 开关序列设计
• 5.4.6 测试结果
• 5.4.7 结论
• 5.5 SOC 中片上锁相环时钟产生器设计
• 5.5.1 前言
• 5.5.2 NCO 设计
• 5.5.3 PLL 的电路设计
• 5.5.4 版图设计
• 5.5.5 结论
• 5.6 重影消除SOC 芯片的测试与制造
• 5.6.1 SOC 芯片的测试
• 5.6.2 SOC 芯片的制造
• 5.7 本章小结
• 结束语
• 参考文献
• 致谢
• 附录A 攻读学位期间公开发表的学术论文目录