基于FPGA的可重构系统及CAD技术研究

论文摘要

可重构计算同时具有软件的灵活性和硬件的高性能,是一种新型的计算模式,目前已成为一个研究热点。由于可重构计算的研究仍处于发展阶段,还面临很多问题需要解决,如在可重构应用设计过程中,缺乏便捷、通用的计算机辅助设计工具来将应用设计映射到可重构系统,包括任务划分、映射等。此外,如何缩短系统重构时间,提高可重构系统性能是可重构计算所面临的一个关键问题。本文针对这些问题开展研究,并主要完成了以下工作:（1）采用Xilinx公司支持二维区域部分可重构的Virtex-4 FPGA,设计了一个可重构系统硬件平台,作为研究面向可重构系统的操作系统和其他应用的硬件基础。本论文详细介绍了该硬件平台的功能结构、配置方法、以及系统的体系结构和系统开发流程。（2）针对可重构计算中的硬件任务划分问题,提出一种概率构造算法与遗传算法融合的算法,通过引入表示划分结果多样性的度量方法,利用概率构造算法产生具有多样性的较优的初始群体,并在此基础上利用遗传算法寻求最优解。实验表明,该算法在求解质量上高于列表算法;在同等解质量的情况下,比随机产生初始群体的遗传算法运行时间提高一倍以上,并且划分问题规模越大,优势越明显。（3）基于FPGA的可重构系统的重构时间与配置文件的大小直接相关,为了缩短系统重构时间,从布局的角度提出了一种缩小FPGA配置文件的算法。该算法是针对基于查找表的FPGA,并在VPR布局算法的基础上进行改进。该算法除了考虑减少连线长度和关键路径延时之外,还通过将前一个电路的查找表配置信息引入到布局算法的价格函数中,以尽量减少前后两个电路在FPGA中布局后所对应的查找表配置信息的差异。实验结果表明,当采用差量配置方式对FPGA进行配置时,该算法能缩小整个差量配置文件的长度,从而缩短系统重构时间。（4）为了缩短基于FPGA的可重构系统重构时间,提出了一种在差量配置模式下缩小FPGA配置文件的布线算法。在经典的FPGA布线算法考虑的主要因素（提高布线资源的利用率和减少关键路径延时）之外,该算法还考虑了前后两个电路在布线资源利用上的相关性,使后一个电路尽量重用前一个电路已使用的布线资源,以减少前后两个电路布线资源配置信息的差异。由于在配置文件中,布线资源的配置信息所占的比例一般要达到70%以上,因此在使用差量配置方式对FPGA进行配置时,就能有效地缩小整个差量配置文件的长度。该算法在VPR算法基础上进行改进,实验结果表明了该算法的有效性。

论文目录

• 摘要
• ABSTRACT
• 第1章 引言
• 1.1 研究背景
• 1.2 可重构系统研究中存在的问题
• 1.3 本文的主要工作
• 第2章 可重构计算及其相关技术
• 2.1 可重构计算的概念
• 2.2 可重构计算系统的分类
• 2.2.1 系统耦合度
• 2.2.2 重构单元粒度
• 2.2.3 系统重构方式
• 2.3 FPGA
• 2.3.1 FPGA的岛状模型
• 2.3.2 商用 FPGA
• 2.4 可重构系统的设计流程和工具
• 2.4.1 设计流程
• 2.4.2 设计方法和工具
• 2.5 缩短重构时间的方法
• 2.5.1 缩短配置文件的规模
• 2.5.2 调度技术
• 2.5.3 配置 Cache技术
• 第3章 可重构计算平台
• 3.1 典型的可重构计算平台
• 3.1.1 SPLASH和 SPLASH2
• 3.1.2 GARP
• 3.1.3 RAW
• 3.1.4 PipeRench
• 3.1.5 Erlangen Slot Machine
• 3.2 可重构计算样机平台
• 3.2.1 样机平台功能结构
• 3.2.2 FPGA配置方式
• 3.2.3 样机平台体系结构
• 3.2.4 系统开发流程
• 3.2.5 硬件任务接口设计
• 3.2.6 操作系统设计
• 3.3 本章小结
• 第4章 概率构造算法与遗传算法融合的可重构系统硬件任务划分
• 4.1 概述
• 4.2 问题定义
• 4.3 概率构造算法与遗传算法的特点
• 4.4 PCGA
• 4.4.1 划分结果表示方法
• 4.4.2 采用概率构造算法生成初始种群
• 4.4.3 遗传算法设计
• 4.5 实验
• 4.5.1 实验设计
• 4.5.2 实验结果及分析
• 4.6 本章小结
• 第5章 缩小 FPGA配置文件的布局算法
• 5.1 引言
• 5.2 相关工作
• 5.3 算法目标
• 5.4 算法描述
• 5.4.1 VPR的布局算法
• 5.4.2 RAPA布局算法
• 5.5 实验与分析
• 5.5.1 实验一
• 5.5.2 实验二
• 5.6 本章小结
• 第6章 缩小 FPGA配置文件的布线算法
• 6.1 引言
• 6.2 相关工作
• 6.3 RRA算法
• 6.3.1 算法目标
• 6.3.2 算法描述
• 6.4 实验与分析
• 6.4.1 实验一:采用岛状模型 FPGA
• 6.4.2 实验二:采用 Virtex XCV300
• 6.5 本章小结
• 第7章 结论和展望
• 7.1 本文主要贡献
• 7.2 未来研究工作
• 参考文献
• 致谢
• 附录 攻读博士期间科研工作