基于JTAG标准的“银河飞腾”DSP仿真/测试结构设计与实现

论文摘要

数字信号处理器（DSP）是一种用于数字信号处理的嵌入式专用处理器。“银河飞腾”系列DSP（简称YHFT-DSP）是国防科技大学计算机学院设计的一系列高性能32位DSP芯片。本文在深入研究了YHFT-DSP体系结构的基础上,结合DSP开发软件和测试的实现功能,设计实现了兼容JTAG（Joint Test Action Group）标准的仿真/测试硬件结构和编写了YHFT-IDE集成开发环境驱动层核心代码。仿真/测试硬件结构是DSP硬件的重要组成部分。仿真/测试结构支持软件调试的功能有:软硬件断点设置和取消、指令流水线控制、CPUcore寄存器文件和存储空间的读写等;支持测试的功能有:边界扫描寄存器值的扫入和扫出、存储器自测试等。本文分析了仿真/测试结构的功能,完成了总体结构设计,扩展了JTAG标准中指令寄存器的长度,增加了仿真命令,提出并实现了一种软硬件联合控制的准确流水线站边界的仿真调试控制机制,实现了三种启动方式和两种BIST地址的存储器自测试结构。编写了全部RTL级代码和集成开发环境驱动层核心代码,并对所做设计进行了较为完备的模块验证和系统验证。仿真/测试结构已经应用于YHFT-DSP芯片设计该芯片已经投片生产。投片后验证结果表明,本文所实现的功能正确,运行正常,完全达到预定设计目标。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• §1.1 课题研究背景
• §1.2 片上调试概述
• §1.3 片上调试技术的发展趋势
• §1.4 课题研究内容与结果
• §1.5 本文的组织结构
• 第二章 DSP体系结构
• §2.1 中央处理器（CPU）结构
• §2.2 CPU数据通路
• §2.3 YHFT-DSP指令结构概述
• §2.4 YHFT-DSP流水线概述
• §2.5 YHFT-DSP存储通路
• 第三章 基于JTAG标准的DSP仿真/测试硬件结构的设计
• §3.1 JTAP的设计
• §3.2 JIR的设计
• 3.2.1 JIR的结构
• 3.2.2 JIR的指令
• §3.3 ECR的设计
• 3.3.1 ECR的结构
• 3.3.2 ECR各个域的功能
• §3.4 代码剖析
• §3.5 存储器内建自测试
• 3.5.1 专用外部引脚控制BIST
• 3.5.2 兼容JTAG标准的命令控制BIST
• 3.5.3 软件指令控制BIST
• §3.6 本章小结
• 第四章 基于JTAG标准的DSP仿真/测试结构的软件设计
• §4.1 集成开发环境概述
• §4.2 读写存储空间
• 4.2.1 读存储空间
• 4.2.2 写存储空间
• §4.3 流水线的仿真控制
• §4.4 存储器自测试
• §4.5 存储系统一致性维护
• 4.5.1 读存储系统一致性维护
• 4.5.2 写存储系统一致性维护
• §4.6 设置、取消软件断点
• 4.6.1 设置软件断点
• 4.6.2 取消软件断点
• §4.7 设置、取消硬件断点
• §4.8 本章小结
• 第五章 DSP仿真/测试结构的软硬件联合验证
• §5.1 FPGA特点与验证的优越性
• §5.2 YHFT-DSP的FPGA验证系统的硬件设计
• 5.2.1 FPGA芯片的选取
• 5.2.2 验证系统硬件设计
• §5.3 验证系统的软硬件联合调试
• 5.3.1 寄存器的观察与修改
• 5.3.2 存储器器的观察与修改
• 5.3.3 断点的设置与取消
• 5.3.4 单步执行
• 5.3.5 代码剖析
• §5.4 本章小结
• 第六章 结束语
• §6.1 工作总结
• §6.2 工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果
• 附录A 保留空间使用表