一种用于12位40 MHz流水线ADC的采样保持电路的研究与设计

论文摘要

目前流水线型ADC因其较高的速度、高精度和较低的功耗被广泛应用于各类便携式视频设备及无线通信设备中。而采样保持做为流水线型ADC的最前端部分,其速度、精度和功耗将决定着整体ADC的性能。因而研究设计好高速高精度采样保持电路对于设计流水线型ADC有着至关重要的作用。本文首先介绍了采样保持电路的工作原理、性能指标和误差来源,然后分别针对采样保持电路的各个关键模块做了详细的研究和分析。基于对采样保持的深入研究和探讨,最终我们的采样保持电路的设计方案如下:1、整体采样保持结构采用的是全差分的电容翻转式结构,这是因为全差分结构可以很好的抑制来自衬底的共模噪声,降低各种非线性因素引入的失真,其缺点是版图更复杂,且需要共模反馈电路来稳定输出共模,而电容翻转式结构有较小的噪声和功耗,并且电容翻转型结构没有电容匹配的问题,不会产生由于电容的不匹配而导致的增益误差;2、输入采样开关采用的是带哑元补偿管的栅压自举开关,减小了采样开关的导通电阻以及由于MOS开关导通电阻的非线性导致的采样非线性失真;3、做为采样保持电路核心的运算放大器,我们采用的是带增益提高辅助运放的折叠式共源共栅运算放大器,满足了对运放高增益、高带宽以及较小的功耗的要求。最后,我们使用XFAB公司的0.35μm CMOS工艺库,在Cadence环境下对整体电路和分块电路进行了仿真和分析。该电路在3V的电源电压下实现了40 MHz采样频率,采样精度可达13位,完全适用于12位40 MHz流水线型ADC的前端采样部分。

论文目录

• 摘要
• ABSTRACT
• 1 绪论
• 1.1 课题研究背景及意义
• 1.2 国内外研究现状
• 1.3 本论文的研究与特色
• 1.4 论文的各个章节安排
• 2 采样保持电路的工作原理、结构及误差分析
• 2.1 采样保持电路的工作原理和性能指标
• 2.2 采样保持电路的误差分析
• 2.3 采样保持电路的结构
• 2.4 本章小结
• 3 采样开关的改进与实现
• 3.1 MOS 开关导通电阻引入的非线性失真
• 3.2 优化CMOS 开关
• 3.3 栅压自举开关
• 3.4 本章小结
• 4 采样保持电路中运算放大器的设计
• 4.1 CMOS 运放的性能指标和设计推导
• 4.2 运放结构的选择
• 4.3 带增益提高的折叠式共源共栅运放的设计和优化
• 4.4 共模反馈电路的设计和优化
• 4.5 本章小结
• 5 采样保持电路的仿真和分析
• 5.1 栅压自举采样开关的仿真
• 5.2 CMOS 开关的优化
• 5.3 运算放大器的各项性能仿真
• 5.4 开关电容共模反馈的分析
• 5.5 采样保持电路整体仿真结果
• 6 总结及展望
• 致谢
• 参考文献