GIS局部放电在线检测装置 ——多通道高速数据采集系统研究

论文摘要

论文介绍了一套用于GIS局部放电在线监测系统的多通道高速数据采集系统的设计和实现。系统将来自前端的各种传感器包括超高频传感器、超声传感器、高频电流传感器等感应得到的信号,通过抗混叠低通滤波,再经高速AD数据采样板进行采样,并将数据保存在本地缓存中,之后由DSP信号处理板从各子板中读取采样数据并进行数字信号处理计算,最后经过以太网络接口将数据传输给主机作进一步的分析。系统在功能上主要分以下几个部分:模拟信号调理、高速采样、数据处理、TCP/IP网络传输接口。本系统主要针对GIS局部放电的在线监测,最高采样频率达50MHz,可以根据主机要求完成数据采集、信号处理等功能,其计算结果可以通过多种接口发送给主机,以达到了GIS局部放电在线监测系统的要求。论文在介绍项目研究背景与研究对象的基础上,分析了系统各个关键部分的方案设计,然后重点对整个系统各个环节的硬件与软件部分进行详细的说明。最后对完成的系统做出了总结,并指出需要进一步完善的问题。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 GIS 局部放电在线检测的意义
• 1.2 GIS 缺陷类型的分析
• 1.3 GIS 在线监测研究现状
• 1.4 多通道高速数据采集系统
• 1.4.1 多通道高速数据采集系统介绍
• 1.4.2 数字信号处理器的发展状况
• 1.4.3 基于DSP 的高速信号采集系统的典型结构
• 1.5 本文主要工作和章节安排
• 第二章 系统设计方案
• 2.1 概述
• 2.2 方案的比较和论证
• 2.2.1 采样系统结构
• 2.2.2 主控芯片
• 2.2.3 抗混叠滤波
• 2.2.4 隔离系统
• 2.2.5 系统总线
• 2.2.6 存储结构
• 2.2.7 通信系统
• 第三章 系统硬件设计
• 3.1 AD 采样板硬件设计
• 3.1.1 AD 采样板整体结构
• 3.1.2 局部放电信号调理电路
• 3.1.3 高速数据采集电路
• 3.1.4 SRAM 存储电路
• 3.1.5 CPLD 控制电路
• 3.2 DSP 信号处理板硬件设计
• 3.2.1 DSP 信号处理板整体结构
• 3.2.2 主控DSP 芯片及主要外设
• 3.2.3 DSP CPU
• 3.2.4 基于PLL 的时钟模块
• 3.2.5 片内二级存储器
• 3.2.6 EMIF 外部存储器接口
• 3.2.7 EDMA
• 3.2.8 GPIO 与复用引脚
• 3.2.9 中断
• 3.2.10 I2C 接口
• 3.2.11 主机HPI 接口
• 3.2.12 USB 主机接口设计
• 3.3 主板硬件设计
• 3.3.1 系统电源
• 3.3.2 同步采样信号产生电路
• 第四章 系统软件设计
• 4.1 AD 采样板CPLD 逻辑实现
• 4.1.1 CPLD 主要任务
• 4.1.2 主要时序分析
• 4.1.3 功能实现
• 4.2 DSP 主控程序
• 第五章 结论与展望
• 5.1 小结
• 5.2 展望
• 参考文献
• 致谢
• 攻读硕士学位期间发表的文章