多核包处理器数据控制总线技术研究

论文摘要

近年来,网络环境的发展呈现两个趋势:高带宽和综合化,应用于网络环境的多核包处理器提供高速的数据包分组、处理和转发能力,同时具有可编程的灵活性,满足了当前网络发展的需求。多核包处理器的总线接口是影响网络高效传输的重要因素。本文以多核包处理器研究为背景,研究了多核包处理器与外部网络链路层设备进行数据通信的结构和机制,设计了一种控制多核包处理器与网络链路层设备进行通信的数据控制总线。该数据控制总线能够在32bit全双工和64bit半双工的工作模式下,轮询采集链路层设备的状态标志,并通知多核包处理器读取已采集到的状态标志。同时,该数据控制总线能够对链路层设备进行流量控制。本文完成了数据控制总线RTL设计和功能仿真,建立了该控制总线的参考模型和MAC设备IXF440的总线功能模型,制定了基于这两个模型的验证方案,并完成了数据控制总线的功能验证。此外,对该控制总线RTL设计进行了逻辑综合,结果表明,该数据控制总线能够工作在104MHz下,完成对外部最多7个MAC设备的数据通信的控制。最后,完成了对电路网表的形式验证和功能仿真,该网表与RTL设计功能一致,满足课题需求。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题研究背景
• 1.2 多核包处理器在网络中的应用
• 1.3 典型多核包处理器系统结构概述
• 1.4 课题研究内容
• 1.5 论文主要工作和章节安排
• 第二章 基于多核包处理器的网络结构和数据传输概述
• 2.1 基于多核包处理器的网络结构概述
• 2.1.1 网络协议及网络分层结构
• 2.1.2 基于多核包处理器的网络路由结构
• 2.2 基于多核包处理器的网络数据传输
• 2.2.1 数据传输和数据传输控制的结构
• 2.2.2 数据传输和数据传输控制的机制
• 2.3 多核包处理器数据控制总线的设计目标
• 2.4 本章小结
• 第三章 数据控制总线的设计和实现
• 3.1 数据控制总线的总体设计
• 3.1.1 数据控制总线总体设计思想
• 3.1.2 数据控制总线总体结构设计
• 3.2 功能寄存器设计
• 3.2.1 配置寄存器模块的设计
• 3.2.2 状态标志寄存器模块的设计
• 3.3 总线控制器模块设计
• 3.3.1 指令发送模块设计
• 3.3.2 控制调度器模块设计
• 3.3.3 状态标志寄存模块设计
• 3.4 数据控制总线端口描述及时序设计
• 3.4.1 数据控制总线端口设计
• 3.4.2 数据控制总线时序设计
• 3.5 本章小结
• 第四章 数据控制总线的功能验证与逻辑综合
• 4.1 验证方法和验证平台概述
• 4.1.1 验证方法概述
• 4.1.2 基于参考模型和BFM 的验证平台概述
• 4.2 基于参考模型的验证方案
• 4.3 基于总线功能仿真模型（BFM）的验证方案
• 4.3.1 IXF440 模型的建立
• 4.3.2 验证平台的搭建
• 4.4 模块仿真结果
• 4.4.1 指令发送模块功能仿真结果
• 4.4.2 控制调度器模块功能仿真结果
• 4.4.3 状态标志寄存模块功能仿真结果
• 4.5 总体功能仿真和验证结果
• 4.5.1 基于参考模型的验证结果
• 4.5.2 基于BFM 的验证结果
• 4.6 验证质量评估
• 4.7 逻辑综合
• 4.8 形式验证
• 4.9 网表功能仿真
• 4.10 本章小结
• 第五章 总结和展望
• 致谢
• 参考文献
• 研究成果