基于FPGA的双核模型机CPU的设计与实现

论文摘要

随着个人电脑走入每一户家庭,人们对CPU的性能要求越来越高,从简单程序处理,到办公辅助系统,再到休闲娱乐,特别是大型游戏与多媒体对CPU的性能要求越来越高。过去的经验说明要达到提升40%左右性能的复杂超标量CPU,它的晶体管数量就得翻一翻。由此得出的结论是：单核CPU不再有前途了。当单核CPU基本只有40%的性能提升时,它却增加了结构的复杂性,同时更带来了头痛的漏电问题。因此,使摩尔定律失效的有可能是技术,也有可能是经济效益。而教学方面,目前的模型机CPU还始终停留在传统CPU结构的阶段,无法满足人们对新知识的渴望。无论怎样,单核处理器技术的发展遇到了瓶颈,而多核技术则可以提升处理器的整体性能,满足人们对于新技术的求知欲。该双核模型机CPU的设计借鉴了Intel双核CPU的设计结构。首先,设计一个能够实现基本指令系统的单核CPU。之后,将两片具有相同功能的CPU合并,来实现内部数据的交互。系统采用模块化的设计方案,由算术逻辑单元模块、控制单元模块、指令寄存器模块、地址计算单元模块、比较器模块、地址寄存器模块、通用寄存器组模块和数据选择器模块组成。该模型机CPU可以进行单一CPU内部各模块的功能演示,也可以进行双核模型机CPU的整体功能演示,另外,还可以外接存储器单元,进行简单的程序设计模拟仿真。系统提供不同复杂程度的数据通路和运算功能,使学习者不仅可以掌握指令的读取与执行流程,了解CPU内部各寄存器、寄存器与存储单元、存储单元与存储单元之间是如何实现数据传送的,算术和逻辑运算是如何完成的,而且还可以对比较流行的双核技术进行一定程度的了解。本文采用现场可编程门阵列CycloneⅡ系列FPGA EP2C35F672C6,使用VHDL硬件描述语言对CPU进行设计,并用QuartusⅡ7.1集成开发环境对实验结果进行模拟仿真。通过对仿真波形的分析,证明该双核模型机CPU实现了两个内核对输入数据的并行处理。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 课题研究背景
• 1.1.1 国外CPU发展现状
• 1.1.2 国内CPU发展现状
• 1.2 课题内容与意义
• 1.3 论文组织结构
• 第2章 模型机CPU原理及相关知识
• 2.1 CPU介绍
• 2.1.1 CPU的位和字长
• 2.1.2 缓存
• 2.1.3 CPU相关指令
• 2.1.4 MIPS处理器
• 2.2 FPGA技术
• 2.3 双核技术
• 第3章 双核模型机CPU系统整体设计
• 3.1 系统功能描述
• 3.2 总体设计
• 3.3 系统开发环境
• 3.3.1 软件环境
• 3.3.2 硬件环境
• 3.4 关键技术难点及解决方法
• 第4章 双核模型机CPU详细设计
• 4.1 算术逻辑单元
• 4.2 控制单元
• 4.3 指令寄存器
• 4.4 地址计算单元
• 4.5 比较器
• 4.6 地址寄存器
• 4.7 通用寄存器组
• 4.8 数据选择器
• 4.8.1 地址信号数据选择器
• 4.8.2 1号ALU数据选择器
• 4.8.3 2号ALU数据选择器
• 4.8.4 地址计算单元数据选择器
• 4.8.5 寄存器写入数据选择器
• 4.9 具体指令实现
• 第5章 系统仿真及功能测试
• 5.1 模块测试
• 5.1.1 ALU模块测试
• 5.1.2 控制单元模块测试
• 5.1.3 指令寄存器模块测试
• 5.1.4 地址计算单元模块测试
• 5.1.5 比较器模块测试
• 5.1.6 地址寄存器模块测试
• 5.1.7 通用寄存器组模块测试
• 5.1.8 数据选择器模块测试
• 5.2 综合测试
• 第6章 结束语
• 参考文献
• 致谢
• 攻读硕士期间发表的论文和参加的项目