FPGA芯片内部系统控制与配置电路模块的设计与验证

论文摘要

FPGA（可编程门阵列）作为SOPC（片上可编程系统）的重要组成部分,以其丰富的可编程逻辑资源实现SOPC的灵活性,方便融合各种不同的软核实现系统的扩展。国外的FPGA发展已经日新月异,而在国内FPGA芯片的研究正处于起步的阶段,尤其是在关系国计民生的一些重要领域。所以研发具有自主知识产权的FPGA芯片无疑成为当务之急,对于发展我们的民族产业同样具有重大的意义。本文设计了FPGA芯片内部的配置控制电路,为FPGA设计软件和可编程逻辑硬件资源提供数据接口,保证将配置数据正确的下载到对应的逻辑存储单元中。通过对FPGA的软硬件接口环境的分析和抽象建模,本文提出的配置电路包含配置接口电路,配置寄存器,总线译码部分和配置电路控制模块。本设计具有复用性好,支持多种不同的配置方式,配置速率较快等性能。具体的性能指标为串行模式下实现配置速率70MHz,并行模式下实现配置速率70MHz,JTAG配置模式下实现配置速率50MHz,JTAG回读速率33MHz,并行回读速率50MHz。本课题采用SMIC 0.18um-M工艺对于FPGA芯片内部配置和控制电路进行了RTL代码编写,物理综合和仿真验证。通过FPGA测试板验证,最终设计出符合设计规范的FPGA配置控制电路。经过流片验证的结果表明本设计具有配置速率快,可复用性强,支持多种配置方式,配置成功率高的特点。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景
• 1.1.1 国内外研究现状及分析
• 1.1.2 主要研究内容及研究方案
• 1.2 本文的主要研究内容和论文结构
• 第2章 FPGA芯片内部配置电路设计总体方案
• 2.1 FPGA配置电路软硬件环境
• 2.1.1 FPGA芯片内部配置电路软件环境
• 2.1.2 FPGA芯片内部配置电路硬件环境
• 2.2 FPGA芯片内部配置电路设计方案
• 2.3 本章小结
• 第3章 FPGA芯片内部配置电路详细设计
• 3.1 配置电路总体框图
• 3.2 配置接口部分
• 3.2.1 通用配置接口
• 3.2.2 JTAG配置接口
• 3.3 配置寄存器
• 3.4 总线译码部分
• 3.4.1 配置位流的数据包格式
• 3.5 配置电路控制模块
• 3.5.1 启动时序电路
• 3.5.2 帧地址控制电路
• 3.5.3 控制命令配置电路
• 3.6 本章小结
• 第4章 FPGA芯片内部配置电路验证及后端开发
• 4.1 FPGA芯片内部配置电路验证
• 4.2 FPGA芯片内部配置电路后端开发
• 4.3 本章小结
• 结论
• 参考文献
• 攻读学位期间发表的学术论文
• 致谢