基于FPGA的双目立体信号处理系统的设计与实现

论文摘要

立体视频技术是一种将具有符合人眼视差模型的两幅图像编辑为视频信号,通过显示和光路系统分别送到人的左右眼中,经过大脑合成,从而形成立体感觉的视频技术。使人在观看过程中能够获得景深信息,从而产生强烈的沉浸感和临场感,大大增强了观赏性和趣味性。三维立体成像技术将在航空航天、工业、教育、医学、军事等领域有更大的作为,是今后成像技术的主要发展方向。在深入阅读相关文献并掌握相关理论的基础上,针对数字化视频信号ITU656- YUV4:2:2标准,本文设计了一种基于现场可编程门阵列（FPGA）的双目立体信号处理系统。通过FPGA的硬件平台基于人眼双目视差获得物体三维立体信息的原理,对立体显示信号的产生、传输及显示等方面进行了研究和实践。利用FPGA技术的优越性,设计并完成了基于FPGA的实时图像处理器。通过FPGA编程,设计了视频采集、FIFO（先进先出）模块、视频解码模块、I2C配置接口模块、图像帧存控制模块、VGA控制模块的逻辑电路。两路模拟视频信号将由CCD传感器送入,经视频A/D芯片SAA7113转换成数字视频信号后,送入到异步FIFO中缓冲。视频解码模块采用对视频流数据识别的方法获得图像数据,送入帧存储器中后,按帧序将两路数字视频信号先后读出送往D/A芯片ADV7125,形成分辨率为800*600,刷新率60Hz的VGA信号,将其送往具有立体显示效果的微显示器上。在Quartus II, ModelSim软件平台下开发、验证并在硬件上实现,达到了预期效果。另外,总结了系统的设计和调试经验,对调试时遇到的一些问题进行了分析。双目立体信号处理系统的设计思想、设计结构和Verilog HDL代码实现的流程在以后的章节中进行了详细的阐述,并分别给出了系统中各个模块的单独测试结果,评估了各个模块的性能。本课题中视频处理模块的设计,为实现将具有符合人眼视差的两路视频信号编辑为一路立体视频信号做出了有益的探索性的尝试,对今后进行立体视频处理研究有积极的借鉴意义。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 应用背景
• 1.2 国内外研究现状和发展态势
• 1.2.1 实现三维方法的分类
• 1.2.2 体视显示技术的发展
• 1.3 本人所做的工作
• 1.4 论文的结构和内容
• 第二章 视频信号概述
• 2.1 模拟视频信号
• 2.2 模拟电视扫描参数
• 2.3 视频信号数字化及对标准的分析
• 2.3.1 视频信号数字化方法
• 2.3.2 ITU656- YUV 标准
• 第三章 系统方案设计
• 3.1 系统概述
• 3.2 硬件整体方案
• 3.2.1 硬件系统的突出优点
• 3.2.2 硬件系统框图
• 第四章 系统硬件平台的设计
• 4.1 电视信号转换模块电路
• 4.1.1 输出数据的格式
• 4.1.2 SAA7113 的主要特点
• 4.1.3 SAA7113 外围硬件电路的设计
• 4.2 图像帧存电路
• 4.3 视频D/A
• 4.3.1 视频D/A 电路
• 4.3.2 ADV7125 简介
• 4.4 VGA 接口电路
• 4.4.1 VGA 接口
• 4.5 FPGA 器件
• 4.5.1 FPGA 简介
• 4.5.2 Cyclone 系列FPGA 的特点
• 4.5.3 Cyclone 的结构
• 4.5.4 时钟网络
• 4.5.5 I/O 结构
• 4.5.6 Cyclone 系列FPGA 的配置方式
• 4.6 系统的PCB 设计及一些抗干扰措施
• 4.6.1 电源考虑
• 4.6.2 布局、布线考虑
• 第五章 FPGA 系统设计方法
• 5.1 FPGA 的设计流程
• 5.2 Verilog 硬件描述语言
• 5.2.1 Verilog HDL 简介
• 5.2.2 采用Verilog HDL 进行设计的优点
• 5.3 FPGA 设计的指导思想
• 5.3.1 同步设计原则
• 5.3.2 尽量使用全局时钟
• 5.3.3 面积与速度的平衡和互换原则
• 5.4 仿真的概念和 Modelsim 仿真工具
• 第六章 系统中FPGA 的设计
• 6.1 FPGA 模块的划分
• 6.2 FIFO 先进先出模块设计
• 6.2.1 异步时钟域的解决方法
• 6.2.2 异步FIFO 的FPGA 实现
• 6.2.3 异步FIFO 的接口设计
• 2C 接口配置模块设计'>6.3 I²C 接口配置模块设计
• 2C 总线概述'>6.3.1 I²C 总线概述
• 6.3.2 SAA7113 的配置和解码
• 2C 总线的Verilog HDL 实现'>6.3.3 I²C 总线的Verilog HDL 实现
• 6.4 视频解码模块设计
• 6.4.1 设计方案
• 6.4.2 视频解码程序的实现及验证
• 6.5 图像帧存控制模块
• 6.5.1 SRAM 读写控制器模块
• 6.5.2 SRAM 帧存地址产生模块
• 6.5.3 帧存切换控制模块的Verilog HDL 实现及验证
• 6.6 VGA 控制模块的设计与实现
• 第七章 电路调试与总结
• 7.1 系统调试
• 7.2 总结
• 致谢
• 参考文献
• 附录一
• 附录二
• 附录三
• 在学期间的研究成果