锁相环频率合成器建模、设计与实现

论文摘要

在过去的十年,计算机、通信、数字电视、卫星定位、雷达、导航、航空航天和遥控遥测技术的不断发展,对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。为了提高频率稳定度,大量采用频率合成技术。频率合成器是从一个或多个参考频率中产生多种频率的器件,它是现代电子系统必不可少的关键电路,广泛应用于当代发展最快的高尖端信息产业,市场需求也特别大。本文围绕电荷泵频率合成器的理论、模型、设计和实现,进行了深入的研究。在分析了二阶电荷泵锁相环频率合成器的线性模型的基础上,本文建立了电荷泵锁相环频率合成器的高阶线性模型,分析高阶环路的稳定性;同时,建立了电荷泵锁相环频率合成器噪声模型,为高阶、低噪声电荷泵锁相环频率合成器的设计提供理论依据。在电路实现方面,讨论了鉴频鉴相器的各种结构,针对如何克服鉴频鉴相器死区和提高电路的工作频率,对电路结构进行了优化设计。研究了时钟馈通、电荷注入和电流匹配等非线性因素对电荷泵的影响,并提出了一个新颖结构的电荷泵,达到很好的动态电流匹配。本文研究了高性能可编程双模分频器的系统结构设计,设计了几种全动态高速触发器,提高分频器的速度,同时设计了一个新颖的占空比为1:1的奇数分频器,最后提出了一种新型相位开关分频器的结构。本文从应用的角度设计了应用于视频图象处理芯片的全集成电荷泵频率合成器,从系统级设计、行为级设计、电路级设计和版图设计形成一整套完整的设计方法和流程。所设计的PLL频率合成器具有较宽的频带和编程能力,输出频率多达二十八个频点,满足大规模视频图象处理芯片对时钟的要求。本文另外一个设计是:应用于数据通信的PLL倍频器,提出了一个自适应的CPPLL倍频器的系统结构,该系统应用自适应电荷泵和压控振荡器工作频率范围复用技术,调整环路带宽,降低输出相噪、加快捕获速度,实现了3.5倍频。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 选题背景
• 1.2 锁相环频率合成器的发展动态
• 1.3 锁相环频率合成器基础
• 1.4 PLL频率合成器性能指标
• 1.5 本论文的结构
• 2 锁相环频率合成器的数学模型及系统设计理论
• 2.1 电荷泵锁相环频率合成器的线性模型
• 2.2 锁相环频率合成器噪声模型
• 2.3 本章小结
• 3 电荷泵锁相环各模块设计理论及电路实现
• 3.1 鉴相器
• 3.2 电荷泵
• 3.3 压控振荡器
• 3.4 本章小结
• 4 高性能CMOS 分频器的设计
• 4.1 双模分频器
• 4.2 分频器基本单元—高速D触发器的设计
• 4.3 相位开关分频器
• 4.4 本章小结
• 5 锁相环频率合成器的设计
• 5.1 锁相环频率合成器的设计指标及一般设计步骤
• 5.2 锁相环频率合成器系统参数的确定
• 5.3 数学模型建模与仿真
• 5.4 行为级模型建模与仿真
• 5.5 锁相环频率合成器模块电路晶体管级设计与仿真
• 5.6 锁相环频率合成器的系统仿真考虑和前仿真
• 5.7 带版图寄生参数PLL频率合成器电路的后仿真
• 5.8 本章小结
• 6 锁相环倍频器的设计
• 6.1 锁相环倍频器系统设计
• 6.2 锁相环倍频器各部件的具体设计
• 6.3 锁相环倍频器系统仿真
• 6.4 本章小结
• 7 全文总结和未来的工作
• 致谢
• 参考文献
• 附录1 攻读博士学位期间发表论文的目录