基于SATA 2.0接口的硬盘加解密控制芯片的设计与实现

论文摘要

SATA2.0接口是传输速率达到3Gbps的串行接口,协议采用了吉比特以太网结构和8b/10b编码技术,在数据线上采用LVDS NRZ串行数据流传输数据,同时还支持NCQ（本地命令队列）、端口复用器、交错启动、热插拔等一系列的技术特征。该总线使得数据传输更加快速和稳定可靠,在存储领域特别是在硬盘领域被广泛采用。信息时代的到来,数据存储和保护的需求与日俱增。基于硬件的加密方式由于其速度快,具有安全可靠的密钥存储方式已成为数据加解密的发展趋势。将硬盘加密和SATA接口结合起来进行设计和研究,实现基于硬件的硬盘加密控制器,完成带SATA2.0接口的加解密控制电路设计具有重要的使用价值和研究价值。本文首先介绍了SATA2.0协议和ATA/ATAPI-6指令集,包括物理层、链路层、传输层和命令层分析、四种传输协议和常用命令分析,还提出了在设计中需要注意的地方,包括上层协议和功能的选择等,并且提出了具体实现中需要对协议进行修改的地方和原因。然后,本文描述了SATA2.0加解密控制芯片的系统设计,包括应用环境、规格设计和总体模块划分,剖析了芯片设计的难点及其解决方法,并提出了芯片设计框图。最后对各模块的实现均作了具体的论述。本芯片采用Synopsys公司的SATA VIP辅助验证,并采用Xilinx公司的FPGA作为最终实现,本文最后给出了系统验证和测试的环境以及结果。从测试结果看出本芯片的核心功能单元:接收判断模块、发送控制模块、数据处理模块和发送接口引擎都能正常的工作,能进行数据传输。本论文中所讨论的芯片设计方法等已在论文作者参与的SATA2.0加解密控制芯片项目中实现。在Xilinx V5 FPGA上工作正常,性能良好,达到性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果,具有通用性、可移植性,有一定的理论及经济价值。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 SATA接口技术发展概论
• 1.2 硬盘数据加密方法概论
• 1.3 论文研究的目的和意义
• 1.4 本论文的课题背景及本人工作
• 1.5 本论文的内容安排
• 第二章 SATA2.0总线协议
• 2.1 SATA的电气特性
• 2.2 SATA的系统结构
• 2.2.1 链接特征和拓扑结构
• 2.2.2 协议体系结构
• 2.2.2.1 物理层
• 2.2.2.2 链路层
• 2.2.2.3 传输层
• 2.2.2.4 应用层
• 2.3 SAPIS接口规范
• 2.3.1 SAPIS接口功能
• 2.3.2 主要接口信号和时序介绍
• 2.3.2.1 数据接收
• 2.3.2.2 数据发送
• 2.4 本章小结
• 第三章 SATA控制器系统设计
• 3.1 系统应用环境及系统结构设计
• 3.2 数据和原语传输方式设计
• 3.2.1 原语传输方式
• 3.2.2 配置帧传输方式
• 3.2.3 非加解密帧传输方式
• 3.2.4 需要加解密帧传输方式
• 3.3 设计的总体结构
• 3.3.1 系统辅助模块
• 3.3.1.1 PHY PACKET模块
• 3.3.1.2 加解密芯片WRAPPER模块
• 3.3.2 PHY接口单元
• 3.3.3 发送控制模块
• 3.3.4 接收判断模块
• 3.3.5 数据处理模块
• 3.3.6 发送接口引擎
• 3.4 本章小节
• 第四章 SATA控制器的RTL设计与实现
• 4.1 PIU模块设计
• 4.1.1 复位控制
• 4.1.2 输入控制模块
• 4.1.3 输出控制模块
• 4.2 SCM模块设计
• 4.2.1 设计思想
• 4.2.2 主控制器（MC）模块设计
• 4.2.3 左边上电和功率管理控制（LPMC）模块设计
• 4.2.4 右边上电和功率管理控制（RPMC）模块设计
• 4.2.5 左边接收控制（LRC）模块
• 4.2.6 右边发送控制（RSC）模块
• 4.2.7 右边接收控制（RRC）模块
• 4.2.8 左边发送控制（LSC）模块
• 4.3 RE模块设计
• 4.3.1 原语数据判断模块
• 4.3.2 解扰模块
• 4.3.3 CRC校验模块
• 4.4 DPM模块设计
• 4.4.1 传输情况时序
• 4.4.1.1 配置帧
• 4.4.1.2 主机到硬盘的数据帧
• 4.4.1.3 硬盘到主机的数据帧
• 4.4.2 CRC生成模块
• 4.4.3 发送FIFO
• 4.5 SIE模块设计
• 4.6 本章小节
• 第五章 SATA2.0加解密控制器芯片的验证和测试
• 5.1 模块仿真
• 5.2 SATA2.0加解密控制器的EDA验证
• 5.2.1 EDA验证文件结构
• 5.2.2 EDA验证环境
• 5.2.3 规格验证举例
• 5.2.4 EDA验证充分标志
• 5.3 SATA2.0加解密控制器的FPGA测试
• 5.3.1 FPGA测试环境
• 5.3.2 FPGA硬件测试平台
• 5.3.3 FPGA测试方式和结果
• 5.4 本章小节
• 第六章 结论与展望
• 6.1 结论
• 6.2 展望
• 致谢
• 参考文献
• 个人简历、在学期间的研究成果及发表的学术论文