SpaceWire Codec以及相关IP核设计与实现

论文摘要

星载数据传输网络用于星上各种设备之间的通讯和数据交换,是整个星载电子系统的关键部件之一。星载数据传输网络的可靠性、速度和灵活性直接影响着现代星载电子系统的性能。SpaceWire是一种串行,高速,点对点,全双工的数据网络标准,能够更好地满足现代星载设备间高速数据传输的需求。它以IEEE 1355-1995和LVDS标准（ANSI/TIA/EIA-644）为基础,专门面向空间应用。ESA于2003年正式提出SpaceWire标准,目前ESA,NASA和JAXA等组织对该标准开展了很多研究,SpaceWire技术已经应用在航天任务中。本课题设计了基本符合SpaceWire标准的SpaceWire Codec及CPU接口逻辑,通过该Codec与SpaceWire检测设备的点对点全双工通信,验证了设计的正确性。本课题主要包括了以下几部分内容:（1） SpaceWire协议的说明;（2） SpaceWire国内外研究和应用情况的详细调研;（3） Codec及CPU接口各个实现部分的模块划分,各模块的接口信号定义;（4）各子模块的RTL代码实现;（5）整个模块的综合和布局布线;（6）测试和验证,包括时序仿真和与检测设备的互连调试。本课题开发的SpaceWire Codec基本上符合SpaceWire标准,经过完善可用在SOC系统中,可以减少开发成本,促进IP复用。对未来SpaceWire数据传输网络在星载电子设备上的应用有一定的借鉴意义。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题的目的和意义
• 1.2 课题的主要内容
• 1.3 论文组织安排
• 第二章 SpaceWire技术及其国内外研究进展
• 2.1 星载数据传输网络概况
• 2.2 SpaceWire技术
• 2.2.1 SpaceWire标准发展历程
• 2.2.2 SpaceWire标准内容
• 2.2.3 SpaceWire链路的容错能力
• 2.3 SpaceWire的国内外研究情况
• 2.4 SpaceWire的空间应用情况
• 第三章 SpaceWire Codec及CPU接口整体设计
• 3.1 FPGA选型
• 3.2 整体设计目标
• 3.3 模块划分
• 3.4 时钟分配
• 3.5 复位处理
• 第四章 SpaceWire Codec及CPU接口实现
• 4.1 Codec模块实现
• 4.1.1 控制器模块
• 4.1.2 发送端模块
• 4.1.3 接收端模块
• if模块实现'>4.2 cpu_if模块实现
• reg 模块实现'>4.3 spw_reg 模块实现
• 4.4 pll模块实现
• reset模块实现'>4.5 syn_reset模块实现
• 4.6 异步设计
• 4.7 Codec和CPU接口的后端实现
• 4.7.1 综合
• 4.7.2 布局布线
• 4.7.3 下载
• 第五章 SpaceWire Codec验证
• 5.1 功能和时序仿真
• 5.2 板上调试
• 5.2.1 硬件验证平台
• 5.2.2 调试软件设计
• 5.2.3 调试过程及结果
• 5.2.4 调试结果分析
• 第六章 总结与展望
• 6.1 总结
• 6.2 存在的问题和改进方法
• 6.3 展望
• 参考文献
• 攻读硕士学位期间发表的论文
• 致谢