光刻可行性测试的实现及其优化方法

论文摘要

随着集成电路进入超深亚微米阶段,半导体制造工艺中广泛采用了亚波长光刻技术,导致光刻后硅片表面实际印刷图形和掩模图形不再一致。这种集成电路版图图形转移的失真,严重影响着最后产品的性能参数和集成电路的成品率。分辨率增强技术在亚波长光刻条件下的集成电路设计制造中已普遍采用,并能够部分解决集成电路的可制造性问题。但随着亚波长光刻技术进一步向极限迈进,不断涌现的集成电路可制造性和成品率的新问题,成为了当前全世界集成电路工业界和学术界研究的重点。全球领先的EDA供应商Synopsys公司在Hercules物理验证工具基础上开发了光刻可行性检测工具LCC(Lithography Compliance Check).用户可以在电路设计阶段模拟进行将要在代工厂进行的光学邻近校正(Optical Proximity Correction, OPC)和光刻规则检查(Lithography Rule Check, LRC),提前获知该芯片设计将来可能面临的可制造性问题,在设计阶段加以解决,从而减少了代工厂的生产流片问题,提高成品率。然而在实际设计流程中,过长的运行时间成了LCC的主要瓶颈。作为LCC的主要开发人员之一,本人认真研究了光刻可行性检测的流程和存在的问题,提出了更加有效的检测规则和性能优化方法,将光刻可行性检测工具的运行速度总体上提高了将近五倍。本文首先介绍了光刻可行性检测的流程及具体方法；其次提出了更加有效的检测规则；最后介绍了两种提高运行效率,改善运行时间的优化方法,使光刻可行性测试被用于整个物理设计流程成为可能。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 集成电路的发展历史
• 1.2 纳米级集成电路的可制造性问题
• 1.3 集成电路设计和制造的协同
• 1.4 目前世界上的相关研究状况
• 1.5 本文完成的主要工作
• 第二章 分辨率增强技术与光刻可行性检查
• 2.1 投影式光刻成像过程
• 2.2 分辨率增强技术
• 2.2.1 光学邻近校正
• 2.2.2 离轴照明
• 2.2.3 次分辨率辅助图形
• 2.3 光刻可行性测试
• 2.4 本章小结
• 第三章 光刻可行性检查规则
• 3.1 光刻规则检查
• 3.1.1 关键尺寸形变检查（Critical Dimension Variation）
• 3.1.2 断路和桥接验证（Pinch & Bridge）
• 3.1.3 线末端形变检查（Line End）
• 3.1.4 线末端盖形变检查（End Cap）
• 3.1.5 通孔覆盖检查（Contact/Via Overlap）
• 3.1.6 辅助图形成像检查（Assistant Feature）
• 3.1.7 工艺窗口检查（Process Window）
• 3.2 光刻规则的局限性
• 3.2.1 运行速度过慢
• 3.2.2 无效的检查
• 3.3 光刻可行性检查规则
• 3.3.1 线条和空槽检查（Line & Space）
• 3.3.2 线末端结构检查（End Line）
• 3.3.3 NILS（Normalized Intensity Log Slope）检查
• 3.4 本章小结
• 第四章 光刻可行性检查性能优化
• 4.1 空间成像理论
• 4.1.1 部分相干光
• 4.1.2 照明成像
• 4.1.3 性能优化基本思想
• 4.2 基于版图密度和周长的测试矢量过滤
• 4.3 基于图样匹配的测试矢量过滤
• 4.3.1 图样ID
• 4.3.2 图样匹配流程
• 4.4 测试实例
• 4.5 本章小结
• 第五章 总结与展望
• 5.1 论文工作总结
• 5.2 今后工作展望
• 5.2.1 基于数据库图样匹配的测试矢量过滤
• 5.2.2 基于数据库图样匹配的LCC hotspot自动修复
• 参考文献
• 致谢