基于模拟的高性能体系结构评测技术研究

论文摘要

计算机系统性能评测是高性能计算领域的重要基础技术,一直伴随着高性能计算技术的发展。性能模拟是当前计算机系统性能评测的一种重要技术手段,在计算机系统研制的各个阶段日益得到广泛应用,能有效降低计算机系统开发的成本,缩短开发周期。目前,无论是基于模拟技术对新型体系结构进行评测,还是高性能体系结构模拟技术本身的研究,都是高性能计算领域热门的研究方向。本文以实现准确、高效的性能测评为目标,在高性能体系结构的模拟技术领域开展了相关研究,主要工作如下:（1）基于模拟技术,对新型的Imagine流处理器上科学计算应用的访存性能进行了深入评测。首先通过一个典型应用的评测,发现访存效率是影响Imagine流处理器性能发挥的重要因素;然后,选择具有不同计算访存比的典型科学计算程序,分类考察其在Imagine上的访存效率,并与其在基于cache的通用X86处理器上的访存效率进行对比,结果表明Imagine能有效减少LRF和SRF之间的数据访问,但并不能有效减少片外存储器的访问,在所测试程序中,其主存的访存效率仍不尽人意。评测结果对于流处理器性能优化有重要指导意义。（2）顺序执行块运行时间的准确预测是并行模拟器中实现执行时间精确预测的基础,当前并行模拟器多采用墙上时钟时间乘以宿主机和目标机性能比例因子的方法来进行预测,由于该比例因子难以反映程序在宿主机和目标机上实际执行时间的比例关系,以致存在较大的预测误差。为此,本文采用硬件性能计数器来统计宿主机上的主要性能事件,建立性能事件的映射模型,以此来预测顺序执行块在目标机上的运行时间。结果表明该方法有效提高了预测精度。（3）并行模拟器通常采用PDES方式实现,同步算法是影响其性能的主要因素。在宿主机内存受限的情况下,目前的自适应同步算法往往需要频繁的取消回退操作,导致模拟性能显著下降。本文针对该问题进行了研究,并基于out-of-core技术对自适应同步算法进行了优化,通过利用磁盘空间缓存尚未确认的事件,减少了因内存受限导致的取消回退操作,一定程度上提高了并行模拟器的性能。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 研究背景
• 1.2 研究现状
• 1.2.1 基于模拟器的流处理器性能评测
• 1.2.2 并行模拟器的精度和效率优化技术
• 1.3 研究内容与研究贡献
• 1.4 论文结构
• 第二章 Imagine 流处理器的面向科学计算应用的模拟评测
• 2.1 流体系结构模型
• 2.1.1 流处理思想
• 2.1.2 流编程模型
• 2.1.3 流体系结构
• 2.2 基于 CBPTRB 子程序对 Imagine 的初步评测
• 2.2.1 CBPTRB 子程序特点及流编程实现
• 2.2.2 测试平台
• 2.2.3 结果及分析
• 2.3 Imagine 流处理器存储访问效率评测
• 2.3.1 Imagine 与基于cache 的x86 处理器的存储层次对比
• 2.3.2 测试平台
• 2.3.3 测试程序
• 2.3.4 结果及分析
• 2.4 本章小结
• 第三章 基于硬件计数器的并行模拟器预测时间优化
• 3.1 现有并行模拟器中的时间预测方法及不足
• 3.2 硬件性能计数器原理
• 3.3 性能转换模型
• 3.3.1 基于指令数的简单性能模型
• 3.3.2 基于存储开销的复杂性能模型
• 3.4 实验结果及分析
• 3.4.1 实验平台
• 3.4.2 实验结果及分析
• 3.5 本章小结
• 第四章 基于 out-of-core 的并行模拟器同步算法优化
• 4.1 已有PDES 同步算法分析
• 4.1.1 PDES 同步算法框架
• 4.1.2 乐观同步策略算法分析
• 4.2 基于 out-of-core 的并行模拟器同步算法
• 4.2.1 自适应内存管理机制
• 4.2.2 与out-of-core 策略结合
• 4.3 性能分析及测试
• 4.3.1 性能分析
• 4.3.2 测试结果
• 4.4 本章小结
• 第五章 结束语
• 5.1 研究工作总结
• 5.2 进一步工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果