基于FPGA的软硬件协同仿真平台的设计

论文摘要

随着集成电路的发展,多核体系结构将成为未来主流设计。然而,多核体系结构的设计包含非常多的单元,当前软件仿真速度越来越难以承受日益增长的设计压力,而完全FPGA(现场可编程门阵列)仿真又由于受到FPGA容量限制难以容纳如此多的设计单元。因此研究面向片上多核体系结构探索过程中的仿真加速技术,开发基于FPGA的软硬件协同仿真平台具有重要意义。本文首先针对以上难题,对比了现有解决方案的优缺点,制定了基于FPGA加速和硬件仿真器相结合的软硬件协同设计方案。该方案通过采用FPGA加速与硬件仿真器的接合达到提高仿真速度的目的。将待测试模块下载到FPGA中,加速待测模块的仿真速度,借助FPGA开发板上的以太网接口与主机进行高速通信,将主机上形成的测试激励传递给待测模块。然后根据方案设计了基于FPGA的软硬件协同仿真平台的总体框架。根据总体结构中,各部分单元独立完成相应功能的模块划分原则,将其分为三个主要模块:以太网接口模块,协同仿真模块(CSM),待测模块。其中以太网模块包含WISHBONE接口,发送模块,接收模块,控制模块,MII模块,状态模块和寄存器模块等,主要负责主机与FPGA的高速通信。协同仿真模块由数据分析模块、激励传递模块、寄存器配置模块、接收数据响应模块以及时钟管理模块等组成,负责对待测模块的测试控制。然后采用自顶向下的IC设计流程,完成上述模块的硬件设计。最后将上述模块与待测模块形成整体协同仿真的硬件加速单元下载到FPGA中,并与主机上的硬件仿真器形成快速通信,从而完成软硬件系统仿真平台的设计。整个系统设计都通过了PC仿真软件的前仿真和后仿真,然后下载到FPGA进行了功能的验证并通过了实际平台的运行测试。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景
• 1.2 软硬件协同设计与仿真
• 1.3 国内外研究现状
• 1.4 现场可编程门阵列FPGA
• 1.5 本文的研究内容与组织结构
• 第2章 软硬件协同仿真的设计方案
• 2.1 引言
• 2.2 片上多核体系结构
• 2.3 传统的SoC 设计与仿真
• 2.4 软硬件协同仿真的硬件加速
• 2.4.1 硬件加速仿真技术简介
• 2.4.2 现有商用硬件加速仿真系统
• 2.4.3 硬件加速仿真系统的原理与结构
• 2.4.4 硬件加速仿真技术的流程
• 2.5 本章小结
• 第3章 软硬件协同仿真平台硬件的设计实现
• 3.1 仿真平台的总体结构设计
• 3.2 以太网接口模块设计
• 3.2.1 概述
• 3.2.2 MII 管理模块
• 3.2.3 接收模块
• 3.2.4 发送模块
• 3.2.5 控制模块
• 3.2.6 状态模块
• 3.2.7 寄存器模块
• 3.3 Wishbone 总线模块的设计
• 3.3.1 数据接收过程
• 3.3.2 数据发送过程
• 3.4 协同仿真控制模块的设计
• 3.4.1 概述
• 3.4.2 数据分析模块设计
• 3.4.3 发送激励模块设计
• 3.4.4 配置寄存器模块设计
• 3.4.5 接收响应模块设计
• 3.4.6 时钟管理模块
• 3.5 待测模块DUT
• 3.6 本章小结
• 第4章 仿真平台验证与测试
• 4.1 硬件仿真平台
• 4.2 系统调试
• 4.3 仿真平台验证
• 4.3.1 功能正确性验证
• 4.3.2 仿真速度的测定与分析
• 4.4 本章小结
• 结论
• 参考文献
• 致谢