LHCD微波反馈控制的相位计算与读出系统研究

论文摘要

低杂波电流驱动（Lower Hybrid Current Drive,LHCD）是托卡马克等离子休非感应电流驱动和改善等离子体约束的一种重要技术。低杂波通过天线辐射不对称谱的微波能量,通过朗道阻尼与等离子体中的共振电子发生有效作用,对电子在乎行于磁场的方向上加速而形成电流,这就是低杂波电流驱动的原理。低杂波驱动效果与天线波导间的相位差密切相关,相位角太小,则波不易进入等离子体芯部;若相位角太大,由于波的相速度较小,则大部分波的能量在外围就被电子吸收。通过调节波导阵列或者天线阵列的相位,可以获得所要求的波谱形状,以达到提高驱动效率、改善约束的目的。这是低杂波系统能够实现各种物理实验的先决条件。EAST（Experiment Advanced Super-conducting Tokamak）托卡马克上的2.45GHz低杂波系统采用俄制KU-2.45型微波束调管放大器作为微波源,其输出相位对束调管阴极负高压的变化比较敏感,1%的阴极负高压波动将引起输山相位10°的变化。为了保证调相精度,要求相位反馈控制的周期远小于束调管阴极负高压的波动周期（大约2ms）,所以低杂波的相位反馈控制应该是一套高速的系统。考虑到软件反馈控制在整个相位反馈控制过程中相对耗时较多,本论文设计了一套高速的相位计算和数据读出系统,以便满足整个系统的高速要求。在EAST的低杂波系统中,鉴相仪采用的鉴相器件只能鉴别两路信号在-180°～+180°范围内的相位差大小,而不能区分相位的前后关系,这给带符号的相位计算造成了很大的难度。同时,鉴相器件在0°和±180°附近输出的电压—相位特性需要用高阶多项式描述,高阶多项式的求根运算也会增加相位计算的时间。针对相位计算的上述特点,我们设计了专用的硬件电路系统来完成相位计算。该系统的设计主要采用如下的技术路线:1.使用高速ADC将微波相位信号数字化,为使用高速的数字信号处理技术进行相位计算打下基础。2.根据鉴相器件的输出特性,使用Matlab/Simulink设计合适的相位算法并建立算法模型。3.使用大容量高性能的FPGA（Field Programmable Gate Array）器件,利用其内嵌的DSP核及其它丰富的资源,加上针对特殊运算的专用电路,实现相位算法的硬件设计。4.在单个FPGA器件中实现多个微波通道相位的并行计算。该相位计算系统可以快速完成EAST低杂波系统的20路微波主波导的相位计算,并且比采用传统DSP器件的方案具有更高的性价比。在此基础上,我们设计了基于PCI总线的光纤数据传输方案,同时保留了在HT-7托卡马克上具有成功经验的RS-485接口。在只使用光纤传输数据的情况下,整个系统不仅可以提供高速的数据传输通道,还可以有效地将地线与相位计算系统隔离,避免了在复杂的电磁环境下进行长距离传输时相互之间可能存在的影响。整个系统在实时操作系统QNX平台上运行,这样可以获得更快的软件响应速度。目前,整个相位计算和读出系统已经设计完成,并经过了一系列测试,即将与低杂波系统一起在EAST托卡马克上安装。

论文目录

• 致谢
• 摘要
• Abstract
• 第1章 引言
• 1.1 未来能源
• 1.2 核聚变装置
• 1.3 低杂波系统
• 1.3.1 低杂波系统在核聚变装置中的作用
• 1.3.2 低杂波相位反馈控制的意义
• 1.4 EAST低杂波系统
• 1.4.1 微波源
• 1.4.2 电源系统
• 1.4.3 天馈线子系统
• 1.4.4 辅助子系统
• 1.4.5 计算机控制子系统
• 1.5 国内外的LHCD相位反馈控制系统
• 1.5.1 Alcator C-Mod低杂波系统
• 1.5.2 HT-7低杂波系统
• 1.6 本论文的主要工作、难点及特点
• 1.7 本论文的内容组织
• 参考文献
• 第2章 相位计算和读出系统方案介绍
• 2.1 EAST低杂波天线结构
• 2.2 相位检测方法
• 2.2.1 锁相环鉴相
• 2.2.2 正交鉴相
• 2.2.3 两种鉴相方法的比较
• 2.3 EAST低杂波相位反馈控制系统设计
• 2.4 相位计算和读出系统设计方案
• 2.4.1 相位计算系统
• 2.4.2 数据读出系统
• 参考文献
• 第3章 相位计算系统（一）--硬件电路设计
• 3.1 相位计算电路的整体结构
• 3.2 模数转换
• 3.2.1 ADC
• 3.2.2 全差分运放
• 3.3 ADC控制
• 3.4 串并转换
• 3.4.1 ADS5277的LVDS输出
• 3.4.2 高速ADC常用的串行数据接收方法
• 3.4.3 ADS5277串并转换的实现
• 3.5 平均处理
• 3.6 数据控制
• 3.7 命令执行单元
• 3.8 UART
• 3.9 RS485收发器
• 3.10 光纤模块
• 3.11 光纤接口
• 3.12 显示电路
• 3.13 显示控制器
• 3.14 PIN开关控制驱动电路
• 3.15 电源设计
• 3.15.1 板级电源设计
• 3.15.2 FPGA电源设计
• 3.16 FPGA配置
• 3.17 其他部分
• 3.17.1 过压保护电路
• 3.17.2 电平转换
• 3.18 PCB设计的一些考虑
• 3.18.1 电源和地
• 3.18.2 高速信号布线
• 参考文献
• 第4章 相位计算系统（二）——相位计算方法
• 4.1 鉴相仪
• 4.1.1 AD8302
• 4.1.2 鉴相仪结构
• 4.1.3 鉴相仪鉴相曲线的测量
• 4.2 相位算法
• 4.2.1 相位计算设计要求
• 4.2.2 算法设计
• 4.2.2.1 相位绝对值
• 4.2.2.2 相位符号
• 4.3 相位算法的实现
• 4.3.1 EP2C35简介
• 4.3.2 DSP Builder简介
• 4.3.3 相位算法在DSP Builder中的实现
• 4.3.4 FPGA内的实现
• 参考文献
• 第5章 数据读出系统
• 5.1 系统结构
• 5.2 QNX操作系统简介
• 5.2.1 QNX微内核
• 5.2.2 QNX设备驱动程序
• 5.3 PCI总线的工业异步多串口通讯解决方案
• 5.3.1 CP-132I串口卡简介
• 5.3.2 ONX串口通讯软件
• 5.3.2.1 驱动程序
• 5.3.2.2 串口编程
• 5.3.2.3 应用软件
• 5.3.2.4 系统操作步骤
• 5.3.3 关于数据格式的说明
• 5.3.3.1 ADC数据格式
• 5.3.3.2 相位数据格式
• 5.4 光纤PCI解决方案
• 5.4.1 硬件整体结构
• 5.4.2 PCI9054
• 5.4.2.1 串行EEPROM配置
• 5.4.2.2 本地总线工作模式
• 5.4.3 电路设计
• 5.4.3.1 控制器
• 5.4.3.2 地址译码器
• 5.4.3.3 其他模块
• 5.4.3.4 PCB设计
• 5.4.4 软件设计
• 5.4.4.1 PCI驱动程序
• 5.4.4.2 应用软件
• 参考文献
• 第6章 系统测试
• 6.1 ADC线性刻度测试
• 6.2 串扰测试
• 6.3 光纤误码率测试
• 6.3.1 软件测试误码率
• 6.3.2 硬件测试误码率
• 6.3.2.1 伪随机序列产生
• 6.3.2.2 测试结果
• 6.4 相位曲线测量
• 参考文献
• 第7章 总结与展望
• 7.1 论文总结
• 7.2 工作展望
• 发表文章和研究成果
• 附录
• 附录一 PCI控制器VERILOG HDL代码
• 附录二 QNX系统中PCI数据采集卡操作程序代码
• 附录三 16位伪随机序列发生器VERILOG HDL代码
• 附录四 与鉴相仪A的相位计算系统ADC变换曲线
• 附录五 串扰测试数据
• 附录六 相位计算系统电路设计及实物
• 附录七 PCI数据采集卡电路设计及实物