基于FPGA的网络存储系统的研究与设计

论文摘要

信息技术的快速发展,使人们对数据传输的要求越来越高,无论是对速度,还是对系统的存储容量、体积、造价、稳定性都提出了更高要求。本文研究设计的是基于FPGA的网络存储系统。系统以IDE接口类型的大容量硬盘作为存储介质,利用基于FPGA的Nios嵌入式系统对硬盘进行控制,对数据进行无压缩存储,实现脱机操作。本文中,IDE控制器的FPGA设计分成两大模块:ATA主机模块和wishbone从机模块,所有模块均选用wishbone作为IP核基本互联的接口标准。ATA主机部分设计PIO控制器、DMA控制器,实现数据的读写操作;wishbone从机部分实现向ATA主机传递参数,进行寄存器控制。然后将符合功能的模块和其他外围设备一起嵌入到Nios系统中,这由SOPCBuilder工具完成。硬件设计实现后,在SDK基础上进行软件设计。最后,将软件和硬件构成的系统下载到FPGA中进行调试。文中的存储系统主要由Nios软核CPU、IDE控制器、驱动软件、外部存储设备等构成。经调试运行证明:该系统充分发挥硬盘优势,具有存储容量大、性能可靠、体积小及成本低等特点;系统符合ATA/ATAPI-6的传输协议,支持PIO-0～PIO-4传输,支持Ultra DMA 100,最大可以实现66.7MB/sec的数据传输率;系统采用专用的IDE控制器,脱离个人主机,完全实现脱机操作,适用于现场调试;采用基于RISC技术、流水线技术的通用嵌入式处理器软内核Nios进行系统的控制,使整个存储系统显得更加易用和灵活。此存储系统与其他存储系统相比较,具有小型化、便捷化、操作方便、可在线控制等特点,有很好的实用价值和应用前景。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 选题背景
• 1.2 数据存储技术发展动态
• 1.2.1 存储介质
• 1.2.2 存储控制
• 1.2.3 硬件接口
• 1.3 论文研究的目的与意义
• 1.4 论文研究内容
• 2 系统方案
• 2.1 系统层次划分
• 2.2 系统框图
• 2.3 系统开发流程
• 2.4 本章小结
• 3 系统设计遵循的协议/标准
• 3.1 ATA协议分析
• 3.1.1 ATA协议发展史
• 3.1.2 IDE接口
• 3.1.3 ATA接口信号
• 3.1.4 ATA接口寄存器
• 3.2 SOC技术
• 3.2.1 片上总线
• 3.2.2 IP核
• 3.3 Avalon总线
• 3.3.1 Avalon总线概述
• 3.3.2 Avalon总线应用的局限性
• 3.4 wishbone总线
• 3.4.1 wishbone总线设计思想
• 3.4.2 wishbone接口信号
• 3.4.3 wishbone典型操作
• 3.4.4 选择wishbone总线原因
• 3.5 本章小结
• 4 Nios系统硬件部分实现
• 4.1 硬件开发环境
• 4.1.1 Stratix FPGA优势
• 4.1.2 Nios处理器简介
• 4.1.3 Quartus Ⅱ特性
• 4.1.4 Verilog HDL设计方法
• 4.2 PIO模式实现
• 4.2.1 PIO时序分析
• 4.2.2 PIO控制器各模块FPGA设计
• 4.3 DMA模式实现
• 4.3.1 DMA时序分析
• 4.3.2 DMA控制器各模块FPGA设计
• 4.4 wishbone从机模块实现
• 4.4.1 wishbone从机模块的FPGA设计
• 4.4.2 信号清单
• 4.5 系统顶层文件
• 4.5.1 RTL图
• 4.5.2 顶层图
• 4.6 本章小结
• 5 Nios系统软件部分实现
• 5.1 软件开发环境
• 5.2 软件实现
• 5.2.1 系统上电复位
• 5.2.2 PIO读写操作流程
• 5.2.3 DMA传输流程
• 5.3 本章小结
• 6 调试验证
• 6.1 系统调试环境
• 6.1.1 实验用FPGA开发板
• 6.1.2 硬盘寻址方式
• 6.1.3 试验硬盘参数
• 6.2 SignalTap逻辑分析仪
• 6.3 调试结果
• 6.3.1 硬盘识别测试
• 6.3.2 扇区读写操作
• 6.3.3 调试小结
• 6.4 本章小结
• 结束语
• 致谢
• 参考文献