高精度时间间隔测量芯片的研制

论文摘要

论文采用TDC（Time to Digital Convener）方法设计了一款单通道,测量精度为300ps,测量范围为1μs-2.0ms,响应时间小于1ms的高精度时间间隔测量芯片。芯片的核心是基于抽头延迟线法的时间间隔测量环路,采用固定延时的反相器作为测量电路的基本单元,并由多个反相器构成一个测量环路。测量数据经过ALU（Arithmetic LogicUnit）计算后存储到芯片内部的寄存器单元中,并通过内部集成的一个SPI（SerialPeripheral Interface）接口与芯片外部进行数据交互。论文阐述了芯片的整体设计原理,并详细介绍了各个模块电路的工作原理。首先介绍了时间间隔测量芯片的核心电路——基于抽头延迟线方法的振荡环路,然后详细介绍了SPI接口电路和寄存器电路的设计,所有电路都使用Hspice软件进行仿真,仿真结果达到预期的设计目标。芯片采用无锡上华公司的0.5μm、三层金属、两层多晶硅的N阱CMOS工艺进行了版图设计,管芯面积为7.15mm2,并在无锡上华成功流片。芯片采用40-DIP进行封装,经测试芯片的测量精度达到300ps,测量范围为1μs-2.0ms,响应时间小于1ms,各项指标均达到了预期的设计目标。由于采用反相器作为最小的延时单元,而该单元的延时严重依赖于加工工艺,因此采用单振荡环路设计方法芯片的精度很难有大的提高,为了提高精度必须采用更加精细的加工工艺。为了得到更高的测量精度和减小测量精度对半导体加工工艺的依赖,可以采用差分延迟线法进行设计,通过采用多条延时链之间的延时差作为最小的延时单元,论文中介绍了一种典型的差分延迟线方法的基本原理。

论文目录

• 摘要
• Abstract
• 引言
• 1 电路实现时间间隔测量的基本原理
• 1.1 几种精确时间间隔测量电路
• 1.1.1 直接计数法
• 1.1.2 时间间隔扩展法
• 1.1.3 时间-幅度转换法
• 1.1.4 游标法
• 1.1.5 抽头延迟线法
• 1.1.6 差分延迟线法
• 1.2 TDC芯片的主要技术指标
• 2 TDC芯片的电路设计与仿真
• 2.1 TDC芯片设计指标
• 2.2 整体电路设计
• 2.3 时间间隔测量电路设计
• 2.3.1 环形振荡器电路的设计与仿真
• 2.3.2 振荡环路控制电路设计与仿真
• 2.3.3 编码器电路设计与仿真
• 2.4 SPI接口电路设计
• 2.4.1 SPI接口介绍
• 2.4.2 TDC芯片中SPI接口的设计
• 2.5 寄存器电路设计
• 2.6 ALU电路设计
• 2.6.1 16位超前进位链加法器的设计
• 2.6.2 计数器电路设计
• 2.7 整体电路设计与仿真
• 2.7.1 整体电路设计
• 2.7.2 整体电路仿真
• 2.7.3 仿真结果与误差分析
• 3 芯片版图设计
• 3.1 集成电路设计流程
• 3.2 集成电路版图设计基础
• 3.2.1 版图设计方法
• 3.2.2 版图设计规则
• 3.2.3 CMOS工艺制造技术
• 3.2.4 无锡上华工艺介绍
• 3.3 TDC芯片的版图设计
• 4 芯片测试
• 4.1 芯片封装
• 4.2 芯片测试方案
• 4.3 测试结果分析
• 结论
• 参考文献
• 攻读硕士学位期间发表学术论文情况
• 致谢